# Projekat iz predmeta **Projektovanje složenih digitalnih sistema**

# Autori:

Maša Jeličić  $\mathrm{EE36/2015}$  Marko Nikić  $\mathrm{EE86/2015}$ 

Mentor: prof Vuk Vranjković

13.2.2020

# Sadržaj

0	Zadatak projekta	2
1	Teorijska analiza	2
<b>2</b>	Projektovanje IP jezgra	2
	2.1 Opis SystemC modela	
	2.2 Eliminacija naredbi ponavljanja	5
	2.3 Definisanje interfejsa	7
	2.4 Izrada ASMD dijagrama	8
	2.5 Pisanje HDL modela glavnog modula	10
	2.6 Pakovanje modula u IP jezgro	10
3	Simulaciona provera funkcionalnosti IP jezgra	11

# 0 Zadatak projekta

- napraviti ekvivalentan ASMD dijagram
- implementirati algoritam u HDL jeziku
- oklopiti moduo kao AXI periferiju
- testirati osnovnu funkcionalnost modula

### 1 Teorijska analiza

Višeslojni perceptron (MLP) je klasifikator u obliku višeslojne mreže neurona. Neuron je komponenta sa više ulaza i jednim izlazom, koja svaki od ulaza množi sa odgovarajućom težinom, sabira dobijene proizvode i bias. Taj zbir se propagira kroz nelinearnu funkciju aktivacije. Izlaz funkcije aktivacije jeste izlaz neurona.

Neuroni u MLP-u su fully connected, što znači da je izlaz svakog neurona iz jednog sloja povezan na ulaz svakog neurona iz narednog sloja. Svaki od izlaznih neurona predstavlja jednu od kategorija klasifikacije: ako k-ti neuron u poslednjem sloju ima najveću izlaznu vrednost, ulazni vektor pripada k-toj kategoriji.

U našem slučaju MLP ima 3 sloja: ulazni, skriveni i izlazni. Funkcija aktivacije je LeakyReLu, data sledećom jednačinom

$$f(x) = \begin{cases} 0,001 \cdot x, & x < 0 \\ x, & x \ge 0. \end{cases}$$
 (1)

Ulazni vektori su slike iz MNIST baze veličine 28x28 piksela, zbog čega ima 28x28=784 ulaznih neurona, a ulazi u neuron su vrednosti piksela od 0 do 1. U skrivenom sloju ima 30 neurona, a kako je u pitanju klasifikacija cifara 0-9, u poslednjem sloju ima 10 neurona.

# 2 Projektovanje IP jezgra

Pri projektovanju jezgra prvi korak je razvoj SystemC modela. Nakon toga je pristupljeno definisanju interfejsa i izradi ASMD dijagrama RTL modela. Konačno, napisan je VHDL kôd svih modula i testbench.

### 2.1 Opis SystemC modela

```
1 while (1)
 2
 3
       while (start == SC_LOGIC_0);
       start = SC_LOGIC_0;
 4
 5
       toggle = SC_LOGIC_1;
 6
       p_out->write(toggle);
 7
       for (int p = 0; p < NUM_INPUTS; p++)</pre>
 8
9
           while (!p_fifo->nb_read(fifo_tmp));
10
           image_v[p] = fifo_tmp;
           toggle = SC_LOGIC_0;
11
12
           p_out->write(toggle);
13
       }
14
       res_v.clear();
15
       for (unsigned int layer = 1; layer < LAYER_NUM; layer++) {</pre>
           for (unsigned int neuron = 0; neuron < neuron_array [layer];</pre>
16
               → neuron++)
17
           {
18
               acc = 0;
19
               for ( int i=0; i < neuron_array [layer-1]; i++)</pre>
20
               {
21
                   toggle = SC_LOGIC_1;
22
                   p_out->write(toggle);
23
                   while (!p_fifo->nb_read(fifo_tmp));
24
                   acc += image_v[i] * fifo_tmp;
25
                   toggle = SC_LOGIC_0;
26
                   p_out->write(toggle);
27
28
               toggle = SC_LOGIC_1;
29
               p_out->write(toggle);
30
               while (!p_fifo->nb_read(fifo_tmp));
31
               toggle = SC_LOGIC_0;
32
               p_out->write(toggle);
33
               acc += fifo_tmp;
34
               if (acc<0)
35
               acc*=0.001;
36
               res_v.push_back (acc);
37
38
           if (layer != LAYER_NUM-1) {
39
               image_v.clear();
```

```
40
                image_v = res_v;
41
                res_v.clear();
42
            }
        }
43
        max_res = res_v[0];
44
        cl_num = 0;
45
46
        for (int i = 1; i < 10; i++)
47
48
            if (max_res < res_v[i])</pre>
49
            {
50
                max_res = res_v[i];
51
                cl_num = (num_t)i;
52
            }
53
        }
54
        toggle = SC_LOGIC_1;
55
       p_out->write(toggle);
56
        toggle = SC_LOGIC_0;
57
       p_out->write(toggle);
   }
58
```

Kôd koji implementira rad MLP-a se nalazi u beskonačnoj while petlji. Jedan prolazak kroz petlju predstavlja jednu klasifikaciju.

U liniji 3 algoritam čeka na postavljanje kontrolnog start signala na '1'. Nakon toga sledi prihvat slike preko fifo bafera, implementirano for petljom na liniji 7.

U liniji 14 se prazni vektor res\_v koji sadrži rezultate klasifikacije iz prethodne iteracije petlje.

Na liniji 15 započinje klasifikacija. Prva for petlja predstavlja iteraciju po slojevima, a druga, unutrašnja predstavlja iteraciju po neuronima iz tog sloja. Za svaki neuron vrše se sledeće radnje: prihvataju se težine preko fifo bafera, množe se sa ulazima neurona sadržanim u image\_v vektoru i na kraju se dodaje bias dopremljen preko fifo bafera. U liniji 34 implementirana je LeakyReLu funkcija. Rezultati trenutnog sloja se smeštaju u vektor res v.

Broj neurona u svakom sloju se nalazi u nizu neuron\_array. U našem slučaju on ima vrednosti {784, 30, 10}.

Na liniji 44 počinje pronalaženje maksimalne izlazne vrednosti poslednjeg sloja neurona. Indeks maksimuma predstavlja klasifikovanu cifru cl\_num.

Signal prekida se aktivira svaki put kada MLP zahteva nove podatke (sliku, težine neurona ili bias neurona), linije 5, 21 i 28, i kada se dobije rezultat klasifikacije, linija 54.

# 2.2 Eliminacija naredbi ponavljanja


Za generisanje ASMD dijagrama neophodno je u izvornom kodu eliminisati naredbe ponavljanja i zameniti ih goto naredbama.

```
51
                                                          goto wait_bias;
 1
   idle:
                                              52
                                                      }
 2
        if (start != SC_LOGIC_0)
                                              53
                                                  wait_bias:
 3
           goto start_state;
                                              54
                                                      if (p_fifo->nb_read(fifo_tmp))
 4
                                              55
                                                          goto load_bias;
 5
           goto idle;
                                              56
                                                      else
 6
   start_state:
                                              57
                                                          goto wait_bias;
 7
       start = SC_LOGIC_0;
                                              58
                                                  load_bias:
 8
       toggle = SC_LOGIC_1;
                                              59
                                                      toggle = SC_LOGIC_0;
 9
       p_out->write(toggle);
                                              60
                                                      p_out->write(toggle);
10
       int p = 0;
                                              61
                                                      acc += fifo_tmp;
11
   wait_pixel:
                                                      if (acc < 0)
                                              62
12
        if (p_fifo->nb_read(fifo_tmp))
                                              63
                                                          acc *= 0.001;
13
           goto load_pixel;
                                              64
                                                      res_v.push_back (acc);
14
        else
                                              65
                                                      neuron ++;
15
            goto wait_pixel;
                                              66
                                                      if (neuron < neuron_array[layer])</pre>
16
   load_pixel:
                                              67
                                                          goto neuron_state;
17
        image_v[p] = fifo_tmp;
                                              68
                                                      else
18
       toggle = SC_LOGIC_0;
                                              69
                                                          goto cont;
19
       p_out->write(toggle);
                                              70
                                                  cont:
20
       p ++;
                                              71
                                                      if (layer != LAYER_NUM-1) {
21
       if (p < NUM_INPUTS)</pre>
                                              72
                                                          image_v.clear();
22
           goto wait_pixel;
                                              73
                                                          image_v = res_v;
23
       else {
                                              74
                                                          res_v.clear();
24
           res_v.clear();
                                              75
                                                      }
25
           int layer = 1;
                                              76
                                                      layer ++;
26
           goto layer_state;
                                              77
                                                      if (layer < LAYER_NUM)</pre>
       }
27
                                              78
                                                          goto layer_state;
28 layer_state:
                                              79
                                                      else
29
       unsigned int neuron = 0;
                                              80
                                                          goto cont_1;
30 neuron_state:
                                              81
                                                  cont_1:
31
       acc = 0;
                                              82
                                                      max_res = res_v[0];
32
       int i = 0;
                                                      cl_num = 0;
                                              83
33 synapse_state:
                                              84
                                                      int j = 1;
34
       toggle = SC_LOGIC_1;
                                              85
                                                  find_res:
35
       p_out->write(toggle);
                                              86
                                                      if (max_res < res_v[j])</pre>
36
   wait_weight:
                                              87
                                                      {
37
       if (p_fifo->nb_read(fifo_tmp))
                                              88
                                                          max_res = res_v[j];
38
           goto load_weight;
                                              89
                                                          cl_num = (num_t)j;
39
        else
                                              90
                                                      }
40
           goto wait_weight;
                                              91
                                                      j++;
41
   load_weight:
                                              92
                                                      if (j < 10)
42
        acc += image_v[i] * fifo_tmp;
                                              93
                                                          goto find_res;
43
        toggle = SC_LOGIC_0;
                                              94
                                                      else {
44
       p_out->write(toggle);
                                              95
                                                          toggle = SC_LOGIC_1;
45
       i ++;
                                              96
                                                          p_out->write(toggle);
46
        if (i < neuron_array[layer-1])</pre>
                                              97
                                                          toggle = SC_LOGIC_0;
47
           goto synapse_state;
                                              98
                                                          p_out->write(toggle);
48
       else {
                                              99
                                                          goto idle;
49
           toggle = SC_LOGIC_1;
                                             100
                                                      }
50
           p_out->write(toggle);
```

### 2.3 Definisanje interfejsa

Interfejs se sastoji od:

- sinhronizacionog i reset porta clk i reset
- kontrolnog porta start, čijim setovanjem počinje klasifikacija
- statusnog porta *ready* koji MLP aktivira kada je spreman za novu klasifikaciju
- izlaznog porta *cl\_num* koji predstavlja rezultat klasifikacije
- portova sdata, svalid i sready, za komunikaciju sa fifo kanalom
- portova bdata\_in, bdata\_out, baddr, en i we za komunikaciju sa blok RAM-om
- $\bullet\,$ izlaznog porta  $toggle\,$ koji MLP aktivira da označi kraj klasifikacije




Slika 1: Interfejs MLP modula

#### 2.4 Izrada ASMD dijagrama

Nakon što su naredbe ponavljanja eliminisane i interfejs definisan, izrađuje se ASMD dijagram koji opisuje rad kontrolne jedinice i datapath modula. Dijagram je dat na slici 2. Načinjene su izvesne izmene u odnosu na SystemC model, i to u pogledu: stanja upravljačke jedinice i trenutka aktiviranja toggle signala.

Toggle se aktivira samo po završetku klasifikacije, a ne i pri potraživanju podataka kao u SystemC modelu. Ova promena je izvršena zato što unapred definisani parametri poput broja neurona i broja slojeva, zajedno sa AXI Stream protokolom, pružaju sasvim dovoljno informacija za uspešan transfer podataka.

Zbog izmene toggle signala, stanje (labela u kodu sa goto naredbama) start\_state je postalo suvišno, pa je ono uklonjeno, a dodato je stanje end\_state u kom se aktivira toggle. Zbog čitanja iz blok RAM-a pri traženju maksimuma u izlaznom sloju bilo je potrebno dodati stanje find\_res\_1.



Slika 2: ASMD dijagram MLP modula

#### 2.5 Pisanje HDL modela glavnog modula

Sada imamo sve informacije potrebne za pisanje HDL koda. VHDL kôd dat u prilogu strogo prati ASMD dijagram i rađen je u dvoprocesnom maniru, gde jedan proces opisuje registarsku logiku, a drugi kombinacionu. Izvršena je kvantizacija LeakyReLu parametra na 16 bita, 4 za ceo i 12 za razlomljeni deo. Kvantizacija menja vrednost parametra sa 0.001 na 0.0009765625, što ne degradira performanse sistema. Broj slojeva LAYER\_NUM je dat kao generic, a broj neurona u svakom sloju je dat u constant nizu neuron\_array.


#### 2.6 Pakovanje modula u IP jezgro

Radi lakše integracije potrebno je da moduli budu oklopljeni standardnim interfejsom. Odabran je AXI interfejs, i to varijante AXI Stream i AXI Lite. Za komunikaciju AXI interfejsom bilo je potrebno uvesti dodatne module:

- MEM\_SUBSYSTEM, koji čine 4 registra u kojima se čuvaju vrednosti signala portova start, ready, toggle i cl\_num
- AXIL\_MLP, koji je povezan sa MEM\_SUBSYSTEM-om i omogućava komunikaciju sa njegovim registrima preko AXI Lite protokola
- AXIS\_MLP, koji prilagođava AXI Stream interfejs portovima za prijem podataka MLP modula (*sdata*, *svalid*, *sready*).

BRAM je dvopristupni RAM u kom se čuvaju ulazna slika, rezultati skrivenog i izlaznog sloja. Jedan pristup je direktno povezan sa MLP modulom, a drugi je onemogućen.

Na slici 3 je dat blok dijagram svih modula koji čine IP jezgro.



Slika 3: Blok dijagram IP jezgra

# 3 Simulaciona provera funkcionalnosti IP jezgra

Testbench je pisan u VHDL-u. Prvo se resetuje IP jezgro, nakon čega se pokreće klasifikacija 100 slika. Slike i parametri dati su u binarnom zapisu u odgovarajućim fajlovima koje testbench iščitava. Od 100 slika 98 je ispravno klasifikovano.

Pri pokretanju simulacije treba proveriti da li su putanje do fajlova slika i parametara ispravno navedene. Ako je potrebno, izmeniti ih u fajlu tb.vhd čiji je kôd dat u prilogu.