

# Projekat iz predmeta Projektovanje složenih digitalnih sistema

Autori:

Maša Jeličić EE36/2015

Marko Nikić EE86/2015

Mentor: prof Vuk Vranjković

13.2.2020

## Sadržaj

<b>0</b>	<b>Zadatak projekta</b>	<b>2</b>
<b>1</b>	<b>Teorijska analiza</b>	<b>2</b>
<b>2</b>	<b>Projektovanje IP jezgra</b>	<b>2</b>
2.1	Opis SystemC modela . . . . .	2
2.2	Eliminacija naredbi ponavljanja . . . . .	5
2.3	Definisanje interfejsa . . . . .	7
2.4	Izrada ASMD dijagrama . . . . .	8
2.5	Pisanje HDL modela glavnog modula . . . . .	10
2.6	Pakovanje modula u IP jezgro . . . . .	10
<b>3</b>	<b>Simulaciona provera funkcionalnosti IP jezgra</b>	<b>11</b>

## 0 Zadatak projekta

- napraviti ekvivalentan ASMD dijagram
- implementirati algoritam u HDL jeziku
- oklopiti moduo kao AXI periferiju
- testirati osnovnu funkcionalnost modula

## 1 Teorijska analiza

Višeslojni perceptron (MLP) je klasifikator u obliku višeslojne mreže neurona. Neuron je komponenta sa više ulaza i jednim izlazom, koja svaki od ulaza množi sa odgovarajućom težinom, sabira dobijene proizvode i bias. Taj zbir se propagira kroz nelinearnu funkciju aktivacije. Izlaz funkcije aktivacije jeste izlaz neurona.

Neuroni u MLP-u su fully connected, što znači da je izlaz svakog neurona iz jednog sloja povezan na ulaz svakog neurona iz narednog sloja. Svaki od izlaznih neurona predstavlja jednu od kategorija klasifikacije: ako k-ti neuron u poslednjem sloju ima najveću izlaznu vrednost, ulazni vektor pripada k-toj kategoriji.

U našem slučaju MLP ima 3 sloja: ulazni, skriveni i izlazni. Funkcija aktivacije je LeakyReLU, data sledećom jednačinom

$$f(x) = \begin{cases} 0,001 \cdot x, & x < 0 \\ x, & x \geq 0. \end{cases} \quad (1)$$

Ulazni vektori su slike iz MNIST baze veličine 28x28 piksela, zbog čega ima 28x28=784 ulaznih neurona, a ulazi u neuron su vrednosti piksela od 0 do 1. U skrivenom sloju ima 30 neurona, a kako je u pitanju klasifikacija cifara 0-9, u poslednjem sloju ima 10 neurona.

## 2 Projektovanje IP jezgra

Pri projektovanju jezgra prvi korak je razvoj SystemC modela. Nakon toga je pristupljeno definisanju interfejsa i izradi ASMD dijagrama RTL modela. Konačno, napisan je VHDL kôd svih modula i testbench.

### 2.1 Opis SystemC modela

```

1 while (1)
2 {
3     while (start == SC_LOGIC_0);
4     start = SC_LOGIC_0;
5     toggle = SC_LOGIC_1;
6     p_out->write(toggle);
7     for (int p = 0; p < NUM_INPUTS; p++)
8     {
9         while (!p_fifo->nb_read(fifo_tmp));
10        image_v[p] = fifo_tmp;
11        toggle = SC_LOGIC_0;
12        p_out->write(toggle);
13    }
14    res_v.clear();
15    for (unsigned int layer = 1; layer < LAYER_NUM; layer++) {
16        for (unsigned int neuron = 0; neuron < neuron_array [layer];
17            ↪ neuron++)
18        {
19            acc = 0;
20            for ( int i=0; i < neuron_array [layer-1]; i++)
21            {
22                toggle = SC_LOGIC_1;
23                p_out->write(toggle);
24                while (!p_fifo->nb_read(fifo_tmp));
25                acc += image_v[i] * fifo_tmp;
26                toggle = SC_LOGIC_0;
27                p_out->write(toggle);
28            }
29            toggle = SC_LOGIC_1;
30            p_out->write(toggle);
31            while (!p_fifo->nb_read(fifo_tmp));
32            toggle = SC_LOGIC_0;
33            p_out->write(toggle);
34            acc += fifo_tmp;
35            if (acc<0)
36                acc*=0.001;
37            res_v.push_back (acc);
38        }
39        if (layer != LAYER_NUM-1) {
40            image_v.clear();

```

```

40         image_v = res_v;
41         res_v.clear();
42     }
43 }
44 max_res = res_v[0];
45 cl_num = 0;
46 for (int i = 1; i < 10; i++)
47 {
48     if (max_res < res_v[i])
49     {
50         max_res = res_v[i];
51         cl_num = (num_t)i;
52     }
53 }
54 toggle = SC_LOGIC_1;
55 p_out->write(toggle);
56 toggle = SC_LOGIC_0;
57 p_out->write(toggle);
58 }

```

Kôd koji implementira rad MLP-a se nalazi u beskonačnoj while petlji. Jedan prolazak kroz petlju predstavlja jednu klasifikaciju.

U liniji 3 algoritam čeka na postavljanje kontrolnog start signala na '1'. Nakon toga sledi prihvatanje slike preko fifo bafera, implementirano for petljom na liniji 7.

U liniji 14 se prazni vektor `res_v` koji sadrži rezultate klasifikacije iz prethodne iteracije petlje.

Na liniji 15 započinje klasifikacija. Prva for petlja predstavlja iteraciju po slojevima, a druga, unutrašnja predstavlja iteraciju po neuronima iz tog sloja. Za svaki neuron vrše se sledeće radnje: prihvataju se težine preko fifo bafera, množe se sa ulazima neurona sadržanim u `image_v` vektoru i na kraju se dodaje bias dopremljen preko fifo bafera. U liniji 34 implementirana je LeakyReLU funkcija. Rezultati trenutnog sloja se smeštaju u vektor `res_v`.

Broj neurona u svakom sloju se nalazi u nizu `neuron_array`. U našem slučaju on ima vrednosti {784, 30, 10}.

Na liniji 44 počinje pronalaženje maksimalne izlazne vrednosti poslednjeg sloja neurona. Indeks maksimuma predstavlja klasifikovanu cifru `cl_num`.

Signal prekida se aktivira svaki put kada MLP zahteva nove podatke (sliku, težine neurona ili bias neurona), linije 5, 21 i 28, i kada se dobije rezultat klasifikacije, linija 54.

## 2.2 Eliminacija naredbi ponavljanja


Za generisanje ASMD dijagrama neophodno je u izvornom kodu eliminisati naredbe ponavljanja i zameniti ih *goto* naredbama.

1	idle:	51	goto wait_bias;
2	if (start != SC_LOGIC_0)	52	}
3	goto start_state;	53	wait_bias:
4	else	54	if (p_fifo->nb_read(fifo_tmp))
5	goto idle;	55	goto load_bias;
6	start_state:	56	else
7	start = SC_LOGIC_0;	57	goto wait_bias;
8	toggle = SC_LOGIC_1;	58	load_bias:
9	p_out->write(toggle);	59	toggle = SC_LOGIC_0;
10	int p = 0;	60	p_out->write(toggle);
11	wait_pixel:	61	acc += fifo_tmp;
12	if (p_fifo->nb_read(fifo_tmp))	62	if (acc < 0)
13	goto load_pixel;	63	acc *= 0.001;
14	else	64	res_v.push_back (acc);
15	goto wait_pixel;	65	neuron ++;
16	load_pixel:	66	if (neuron < neuron_array[layer])
17	image_v[p] = fifo_tmp;	67	goto neuron_state;
18	toggle = SC_LOGIC_0;	68	else
19	p_out->write(toggle);	69	goto cont;
20	p ++;	70	cont:
21	if (p < NUM_INPUTS)	71	if (layer != LAYER_NUM-1) {
22	goto wait_pixel;	72	image_v.clear();
23	else {	73	image_v = res_v;
24	res_v.clear();	74	res_v.clear();
25	int layer = 1;	75	}
26	goto layer_state;	76	layer ++;
27	}	77	if (layer < LAYER_NUM)
28	layer_state:	78	goto layer_state;
29	unsigned int neuron = 0;	79	else
30	neuron_state:	80	goto cont_1;
31	acc = 0;	81	cont_1:
32	int i = 0;	82	max_res = res_v[0];
33	synapse_state:	83	cl_num = 0;
34	toggle = SC_LOGIC_1;	84	int j = 1;
35	p_out->write(toggle);	85	find_res:
36	wait_weight:	86	if (max_res < res_v[j])
37	if (p_fifo->nb_read(fifo_tmp))	87	{
38	goto load_weight;	88	max_res = res_v[j];
39	else	89	cl_num = (num_t)j;
40	goto wait_weight;	90	}
41	load_weight:	91	j++;
42	acc += image_v[i] * fifo_tmp;	92	if (j < 10)
43	toggle = SC_LOGIC_0;	93	goto find_res;
44	p_out->write(toggle);	94	else {
45	i ++;	95	toggle = SC_LOGIC_1;
46	if (i < neuron_array[layer-1])	96	p_out->write(toggle);
47	goto synapse_state;	97	toggle = SC_LOGIC_0;
48	else {	98	p_out->write(toggle);
49	toggle = SC_LOGIC_1;	99	goto idle;
50	p_out->write(toggle);	100	}

## 2.3 Definisanje interfejsa

Interfejs se sastoji od:

- sinhronizacionog i reset porta *clk* i *reset*
- kontrolnog porta *start*, čijim setovanjem počinje klasifikacija
- statusnog porta *ready* koji MLP aktivira kada je spreman za novu klasifikaciju
- izlaznog porta *cl\_num* koji predstavlja rezultat klasifikacije
- portova *sdata*, *svalid* i *sready*, za komunikaciju sa fifo kanalom
- portova *bdata\_in*, *bdata\_out*, *baddr*, *en* i *we* za komunikaciju sa blok RAM-om
- izlaznog porta *toggle* koji MLP aktivira da označi kraj klasifikacije



Slika 1: Interfejs MLP modula


## 2.4 Izrada ASMD dijagrama

Nakon što su naredbe ponavljanja eliminisane i interfejs definisan, izrađuje se ASMD dijagram koji opisuje rad kontrolne jedinice i datapath modula. Dijagram je dat na slici 2. Načinjene su izvesne izmene u odnosu na SystemC model, i to u pogledu: stanja upravljačke jedinice i trenutka aktiviranja *toggle* signala.

Toggle se aktivira samo po završetku klasifikacije, a ne i pri potraživanju podataka kao u SystemC modelu. Ova promena je izvršena zato što unapred definisani parametri poput broja neurona i broja slojeva, zajedno sa AXI Stream protokolom, pružaju sasvim dovoljno informacija za uspešan transfer podataka.

Zbog izmene *toggle* signala, stanje (labela u kodu sa goto naredbama) **start\_state** je postalo suvišno, pa je ono uklonjeno, a dodato je stanje **end\_state** u kom se aktivira *toggle*. Zbog čitanja iz blok RAM-a pri traženju maksimuma u izlaznom sloju bilo je potrebno dodati stanje **find\_res\_1**.





Slika 2: ASMD dijagram MLP modula

## 2.5 Pisanje HDL modela glavnog modula

Sada imamo sve informacije potrebne za pisanje HDL koda. VHDL kôd dat u prilogu strogo prati ASMD dijagram i rađen je u dvoprocesnom maniru, gde jedan proces opisuje registarsku logiku, a drugi kombinacionu. Izvršena je kvantizacija LeakyReLU parametra na 16 bita, 4 za ceo i 12 za razlomljeni deo. Kvantizacija menja vrednost parametra sa 0.001 na 0.0009765625, što ne degradira performanse sistema. Broj slojeva LAYER\_NUM je dat kao generic, a broj neurona u svakom sloju je dat u constant nizu neuron\_array.


## 2.6 Pakovanje modula u IP jezgro

Radi lakše integracije potrebno je da moduli budu oklopljeni standardnim interfejsom. Odabran je AXI interfejs, i to varijante AXI Stream i AXI Lite. Za komunikaciju AXI interfejsom bilo je potrebno uvesti dodatne module:

- MEM\_SUBSYSTEM, koji čine 4 registra u kojima se čuvaju vrednosti signala portova *start*, *ready*, *toggle* i *cl\_num*
- AXIL\_MLP, koji je povezan sa MEM\_SUBSYSTEM-om i omogućava komunikaciju sa njegovim registrima preko AXI Lite protokola
- AXIS\_MLP, koji prilagođava AXI Stream interfejs portovima za prijem podataka MLP modula (*sdata*, *svalid*, *sready*).

BRAM je dvopristupni RAM u kom se čuvaju ulazna slika, rezultati skrivenog i izlaznog sloja. Jedan pristup je direktno povezan sa MLP modulom, a drugi je onemogućen.

Na slici 3 je dat blok dijagram svih modula koji čine IP jezgro.



Slika 3: Blok dijagram IP jezgra

### 3 Simulaciona provera funkcionalnosti IP jezgra

Testbench je pisan u VHDL-u. Prvo se resetuje IP jezgro, nakon čega se pokreće klasifikacija 100 slika. Slike i parametri dati su u binarnom zapisu u odgovarajućim fajlovima koje testbench iščitava. Od 100 slika 98 je ispravno klasifikovano.

Pri pokretanju simulacije treba proveriti da li su putanje do fajlova slika i parametara ispravno navedene. Ako je potrebno, izmeniti ih u fajlu tb.vhd čiji je kôd dat u prilogu.