

BÁO CÁO SẢN PHẨM DỰ THI

THIẾT KẾ VÀ TÍCH HỢP IP MÃ HÓA AES-256 VÀ SHA-256 CHO GIAO THỨC TRUYỀN – NHẬN DỮ LIỆU AN TOÀN

Nhóm dự thi: Hủ Tiểu

Đơn vị: Trường Đại học Công nghệ Thông tin và Truyền thông – Đại học Thái Nguyên

Liên hệ: huynhpham13790@gmail.com

TÓM TẮT SẢN PHẨM

Các thiết bị nhúng trao đổi dữ liệu qua đường nối tiếp thường phơi bày toàn bộ khung tin ở dạng rõ và không có cơ chế phát hiện sửa đổi. Sản phẩm là một lõi IP thu-phát mật mã bán song công, tích hợp AES-256 chế độ CTR và SHA-256, triển khai hoàn chỉnh trên FPGA Gowin GW1NR-LV9QN88PC6/I5 (Tang Nano 9K) ở 27,0 MHz. Điểm mới nằm ở cơ chế giải mã có kiểm soát: bản mã nhận về bị giữ trong một vùng BSRAM cách ly, động cơ AES chỉ được kích hoạt sau khi giá trị kiểm tra toàn vẹn SHA-256 khớp, nhờ đó không một byte dữ liệu chưa được kiểm chứng nào rời khỏi vùng cách ly. Thiết kế chiếm 6.699 LUT4 (77%), 3.499 FF (53%), 5 khối BSRAM (19%), đạt F_{max} 57,76 MHz (dư 2,14 lần so với 27 MHz). Kiểm chứng trên phần cứng thật: 100 khung liên tiếp, mất gói 0%, độ trễ vòng 21,91 ms. Lõi phù hợp cho kênh điều khiển thiết bị nhúng, đo lường từ xa và IoT công nghiệp.

1. MỞ ĐẦU VÀ BÀI TOÁN

Trong các hệ thống nhúng công nghiệp và IoT, UART vẫn là đường truyền phổ biến nhất giữa vi điều khiển, cảm biến và mô-đun chấp hành nhờ chi phí thấp và độ tin cậy cơ học. Tuy nhiên giao thức này không có bất kỳ cơ chế bảo vệ nào: toàn bộ khung tin đi ở dạng rõ, kẻ tấn công chỉ cần tiếp cận vật lý hai chân tín hiệu là đọc được dữ liệu hoặc chen lệnh giả. Giải pháp phần mềm trên vi điều khiển tuy khả thi nhưng tiêu tốn chu kỳ CPU, làm tăng độ trễ đáp ứng và vẫn để lộ khóa trong bộ nhớ chương trình. Quan trọng hơn, phần lớn triển khai phần mềm thực hiện giải mã trước rồi mới kiểm tra tính toàn vẹn — thứ tự này khiến dữ liệu chưa được kiểm chứng đi qua động cơ giải mã, mở đường cho các tấn công chọn bản mã và tấn công kênh kề. Bài toán đặt ra là xây dựng một lõi IP phần cứng độc lập, tự thực hiện toàn bộ chu trình mã hóa – kiểm tra – giải mã ngay trên đường truyền, sao cho khóa không bao giờ rời khỏi chip và ranh giới giữa dữ liệu đã kiểm chứng và chưa kiểm chứng được cường chế bằng phần cứng chứ không bằng thứ tự lệnh phần mềm.

2. MỤC TIÊU NGHIÊN CỨU VÀ PHẠM VI

- Mục tiêu 1: Xây dựng lõi IP thu-phát bán song công tích hợp AES-256 CTR và SHA-256, hoạt động độc lập trên FPGA, khóa mã lưu hoàn toàn trong chip.
- Mục tiêu 2: Cường chế bằng phần cứng nguyên tắc “kiểm tra trước, giải mã sau” thông qua vùng BSRAM cách ly và cổng chặn, bảo đảm không rò rỉ dữ liệu chưa kiểm chứng.

- Mục tiêu 3: Đạt chỉ tiêu định lượng trên GW1N-9C: $F_{\max} \geq 27$ MHz, mất gói 0% qua 100 khung liên tiếp, và kiểm chứng 100% với vector chuẩn NIST.
- Phạm vi: Tài sản cần bảo vệ là nội dung khung tin trên đường UART và khóa AES-256 lưu trong chip. Mô hình đe dọa gồm nghe lén thụ động trên đường truyền và sửa đổi/hỏng dữ liệu do nhiễu hoặc can thiệp không có khóa. Không bao gồm tấn công vật lý xâm lấn, phân tích công suất (DPA/CPA) và tiêm lỗi.


3. NGHIÊN CỨU LIÊN QUAN VÀ ĐIỂM MỚI

Kiến trúc mật mã sử dụng ba chuẩn nền tảng: AES (FIPS 197) [1], chế độ CTR (SP 800-38A) [2] và SHA-256 (FIPS 180-4) [3]. Về diện tích, hộp thể S-Box theo phương pháp trường hữu hạn hợp thành của Canright [4] là mốc tham chiếu tối ưu; nhóm đã hiện thực và đo được 69 LUT4 cho mỗi hộp thể, đúng với công bố gốc. Về thứ tự thao tác, Bellare và Namprempre [5] chứng minh mô hình Encrypt-then-MAC là lựa chọn an toàn nhất trong ba cách kết hợp mã hóa và xác thực.

Điểm mới không nằm ở thuật toán mà ở cách cưỡng chế thứ tự thao tác. Thông thường “kiểm tra trước, giải mã sau” chỉ là quy ước phần mềm, có thể bị phá vỡ do lỗi lập trình. Ở đây bản mã chưa kiểm chứng nằm trong phân vùng BSRAM mà đầu vào AES không có đường nối tới, cho tới khi máy trạng thái xác nhận thẻ khớp — vì phạm là bất khả thi về mặt cấu trúc mạch.

4. GIẢI PHÁP VÀ KIẾN TRÚC PHẦN CỨNG

Hệ thống gồm ba tầng: tầng vật lý (uart_rx/uart_tx), tầng giao thức (packet_deframer, packet_framer, crypto_arbiter) và tầng mật mã (AES-256 CTR dùng chung, SHA-256 kèm bộ chèn đệm tự động). Một trọng tài phần cứng bảo đảm hai chiều thu và phát không bao giờ chiếm dụng động cơ mật mã cùng lúc, với quyền ưu tiên thuộc về chiều thu.



Hình 1. Kiến trúc tổng thể và luồng dữ liệu của sản phẩm.

4.1. Cơ chế kỹ thuật

Khung tin có dạng [0xAA 0x55 | LEN (2B) | IV (16B) | CIPHERTEXT (L B) | TAG (32B) | 0x0D 0x0A]. Bên phát tính $C = \text{AES-256-CTR}(K, IV, P)$ rồi $\text{TAG} = \text{SHA-256}(\text{LEN} \parallel IV \parallel C)$, tức thẻ bao trùm mọi trường khả biến theo thứ tự Encrypt-then-MAC. Bên thu ghi bản mã vào Quarantine BSRAM, bấm trên nội dung vùng này, và chỉ khi thẻ khớp thì cổng chặn mới mở cho AES giải mã; lệch một bit là vùng cách ly bị xóa và AES không hề được kích hoạt. Chế độ CTR chỉ cần đường dữ liệu mã hóa thuận, dùng chung cho cả hai chiều, tiết kiệm khoảng một nửa diện tích so với hiện thực thêm đường nghịch. Chi phí phần cứng của cơ chế bảo vệ là 1 khối BSRAM cho vùng cách ly và độ trễ bổ sung bằng thời gian bấm toàn khung ($2 \text{ khối} \times 72 \text{ chu kỳ} \approx 5,3 \mu\text{s}$ ở 27 MHz) — không đáng kể so với 20,5 ms truyền khung qua UART 115200.

4.2. Kiến trúc RTL và giao diện

Toàn bộ 3.496 dòng Verilog IEEE 1364-2001 chạy trong một miền xung nhịp 27,0 MHz, không sinh xung nhịp dẫn xuất. AES-256 dùng đường dữ liệu lặp 14 vòng (1 khối/15 chu kỳ) với 16 hộp thẻ Canright và mở rộng khóa tức thời; SHA-256 nén 64 vòng (1 khối/72 chu kỳ), hằng số K_t đặt trong BSRAM. Giao diện ngoài chỉ 7 chân: `clk_27m`, `rst_n`, `uart_rx`, `uart_tx` và 3 đèn trạng thái. Mọi máy trạng thái có nhánh default về IDLE, kèm bộ giám sát 2,5 ms giải phóng khóa trọng tài khi khung tin bị cụt.

5. THỰC NGHIỆM, KIỂM CHỨNG VÀ KẾT QUẢ

5.1. Thiết lập thực nghiệm

FPGA / board	Sipeed Tang Nano 9K — Gowin GW1NR-LV9QN88PC6/I5 (họ GW1N-9C)
ASIC flow	Chưa thực hiện. Sản phẩm dừng ở mức triển khai FPGA.
Clock / constraints	27,0 MHz từ thạch anh trên board; ràng buộc SDC 27 MHz; một miền xung nhịp đồng bộ
Kiểm thử bảo mật	Tiêm lỗi 1 bit vào thẻ kiểm tra; khung tin cụt gây treo; đối chiếu vector chuẩn NIST
Công cụ	Yosys 0.68 + nextpnr-himbaechel 0.11.1 + Project Apicula; mô phỏng Icarus Verilog 14.0

5.2. Kiểm chứng chức năng

Kiểm chứng mô phỏng: hộp thẻ AES khớp 256/256 giá trị bảng chuẩn; mã hóa và giải mã CTR khớp 4 khối vector NIST SP 800-38A F.5.5; SHA-256 khớp cả 3 vector FIPS 180-4 (“abc”, chuỗi rỗng, vector 56 byte vượt biên khối). Mô phỏng toàn hệ thống đạt 3/3 kịch bản.

Kiểm chứng trên phần cứng thật (Tang Nano 9K, cổng /dev/ttyUSB1): (a) vòng lặp có xác thực — khung 118 byte, thẻ khớp, dữ liệu giải mã trùng khớp bản gốc, 22,03 ms; (b) tiêm lỗi 1 bit — FPGA phát ra đúng 0 byte, đèn cảnh báo sáng; (c) khung cụt — bộ giám sát 2,5 ms giải phóng trọng tài và khung hợp lệ kế tiếp vẫn được xử lý bình thường; (d) 100 khung liên tiếp — mất gói 0%.

Kiểm chứng trên silicon phát hiện một lỗi mà mô phỏng không bắt được: uart_rx chờ tròn 234 chu kỳ bit dừng rồi mới về trạng thái chờ, trong khi một byte thực dài $10 \times 234,375 = 2343,75$ chu kỳ, nên biên bắt bit khởi đầu kế tiếp chỉ còn 3,75 chu kỳ và bộ thu mất đồng bộ sau khoảng 96 byte truyền liên tục. Đo trên board: 118 byte mất 22, 256 byte mất 159; cùng số byte đó chèn khoảng nghỉ 1 ms thì nhận đủ. Hệ quả là khối tách khung không nhận đủ 32 byte thẻ và mọi khung hợp lệ đều bị từ chối. Khắc phục bằng cách về trạng thái chờ ngay sau khi lấy mẫu bit dừng, nâng biên lên ~ 114 chu kỳ; sau sửa, tỉ lệ mất byte bằng 0 ở mọi độ dài. Testbench truyền byte có khoảng nghỉ nên không tái hiện được điều kiện gây lỗi — mô phỏng 100% không thay thế được kiểm chứng phần cứng.

5.3. Kết quả triển khai phần cứng

Thiết kế	LUT4	FF	F_max	Độ trễ	Thông lượng	BSRAM / Ghi chú
Chỉ tiêu tự đặt	< 4.500 (55%)	—	≥ 27 MHz	—	—	Ngân sách trong tài liệu thiết kế
THIS WORK (đo trên FPGA)	6.699 (77%)	3.499 (53%)	57,76 MHz	21,91 ms/khung	85,4 kbps	5 / 26 (19%) — đã kiểm chứng
Lỗi AES-256 CTR (ước tính)	≈ 1.380	—	—	15 chu kỳ/khối	230 Mbps @27 MHz	20 hộp thẻ $\times$ 69 LUT4 (đo)
Biến thể HMAC-SHA-256	7.359 (85%)	4.029 (62%)	—	—	—	Đạt mô phỏng, P&R thất bại

5.4. Đánh giá mức độ bảo mật

Cơ chế cách ly và giải mã có kiểm soát đã được kiểm chứng trên phần cứng: khi thẻ lệch một bit, hệ thống phát ra đúng 0 byte và động cơ AES không được kích hoạt, tức không rò rỉ dữ liệu chưa kiểm chứng. Đây là bảo đảm cấu trúc, độc lập với phần mềm điều khiển.

Giới hạn của phiên bản hiện tại: trường 32 byte là SHA-256(LEN || IV || C) không dùng khóa, nên là giá trị kiểm tra toàn vẹn chứ chưa phải mã xác thực thông điệp — nó phát hiện hỏng dữ liệu do nhiễu, nhưng đối thủ chủ động có thể sửa bản mã rồi tính lại giá trị băm. Mô hình đe dọa vì vậy giới hạn ở nghe lén thụ động và lỗi đường truyền; tính bí mật vẫn do AES-256 bảo đảm trong mọi trường hợp.

Nhóm đã hiện thực bản nâng cấp HMAC-SHA-256 (RFC 2104) với khóa xác thực 256 bit riêng, hai lượt băm $K \oplus \text{ipad}$ và $K \oplus \text{opad}$, trên cả hai chiều. Bản này đạt mô phỏng 100% — thẻ do thư viện chuẩn sinh ra được phần cứng chấp nhận và phần cứng tự sinh lại đúng thẻ đó — nhưng làm diện tích tăng 660 LUT4 (77% $\rightarrow$ 85%) khiến nextpnr không đặt chỗ được trên GW1N-9C; hai hướng tối ưu đã thử đều phản tác dụng (thanh ghi dịch 89%, LUT rộng 107% do MUX2_LUT5..8 của Gowin được dựng từ chính LUT4). Cũng cần ghi nhận thiết kế vượt ngân sách tự đặt: 6.699 LUT4 (77%) so với chỉ tiêu dưới 4.500 (55%); phần AES đúng ngân sách (hộp thẻ 69 LUT4, khớp công bố của Canright), phần vượt nằm ở khối băm và logic đóng/tách khung.

6. MỨC ĐỘ HOÀN THIỆN, DEMO VÀ KẾT LUẬN

6.1. Hồ sơ sản phẩm và video demo

VIDEO DEMO / QR	[Chưa quay — dự kiến 3–5 phút: giới thiệu bài toán → kiến trúc và biên cách ly → nạp bitstream và demo 4 kịch bản trên Tang Nano 9K → số liệu tài nguyên/độ trễ → kết luận]
TRẠNG THÁI HOÀN THIỆN	[RTL ☒] [Mô phỏng ☒] [FPGA ☒] [Tổng hợp ASIC ☐] [Layout ☐] [DRC/LVS ☐]

6.2. Kết luận và khả năng ứng dụng

Sản phẩm là một lõi IP thu–phát mật mã hoàn chỉnh, đã chạy thực tế trên FPGA Gowin GW1N-9C chứ không dừng ở mô phỏng. Đóng góp chính là cơ chế giải mã có kiểm soát bằng vùng nhớ cách ly: nguyên tắc “kiểm tra trước, giải mã sau” được cường chế bằng cấu trúc mạch thay vì bằng thứ tự lệnh phần mềm. Kết quả định lượng: 6.699 LUT4 (77%), 3.499 FF (53%), 5 BSRAM (19%), F_{max} 57,76 MHz (dư 2,14 lần), và 100 khung liên tiếp với mất gói 0%, độ trễ 21,91 ms — trong đó thời gian mật mã chỉ chiếm khoảng 5 μ s, phần còn lại là giới hạn của UART 115200. Lõi phù hợp làm kênh điều khiển an toàn cho thiết bị nhúng, hệ thống đo lường từ xa và IoT công nghiệp. Hướng phát triển tiếp theo là hoàn tất tích hợp HMAC-SHA-256 bằng phương án dùng chung tài nguyên, tối ưu diện tích khối băm, và thay lớp vật lý UART bằng SPI hoặc Ethernet để khai thác hết thông lượng 230 Mbps của lõi AES.

TÀI LIỆU THAM KHẢO

- [1] NIST, FIPS PUB 197: Advanced Encryption Standard (AES), 2001.
- [2] NIST, SP 800-38A: Recommendation for Block Cipher Modes of Operation, 2001.
- [3] NIST, FIPS PUB 180-4: Secure Hash Standard (SHS), 2015.
- [4] D. Canright, “A Very Compact S-Box for AES”, CHES 2005, LNCS 3659, pp. 441–455.
- [5] M. Bellare, C. Namprempe, “Authenticated Encryption: Relations among Notions and Analysis of the Generic Composition Paradigm”, ASIACRYPT 2000.
- [6] H. Krawczyk, M. Bellare, R. Canetti, RFC 2104: HMAC — Keyed-Hashing for Message Authentication, 1997.
- [7] Gowin Semiconductor, GW1NR series of FPGA Products Data Sheet, DS117.
- [8] YosysHQ, Yosys Open SYnthesis Suite & Project Apicula, <https://github.com/YosysHQ>.