基于 FPGA 与轻量神经网络的高速氚水在线测量系统

摘要

针对核设施及环境水体中氚的在线监测需求，研制了一套结合CaF2(Eu)晶体探测器、高速数字化电子学和轻量神经网络的氚水测量系统。探测器输出经光电倍增管（PMT）转换为电脉冲。系统采用AD9694四通道14位500 MSPS ADC、LMK04828时钟器件和XC7K325T FPGA，通过JESD204B接收数据，以250 MHz双样点并行流水结构完成基线估计、触发、峰值、总积分、尾积分、脉宽和过阈样点密度统计。针对氚水脉冲簇与暗噪声、本底干扰的形态差异，在FPGA中部署2.56 μs观察窗一维卷积神经网络，提供传统预筛与AI联合门控两种处理模式。有效事件经缓存、能谱累积和完整包调度后，通过千兆以太网上传至MATLAB上位机，实现波形显示、参数配置、数据记录及测量分析。氚水测量实验得到本底计数率0.36 cps、探测效率约0.04%，4 h测量条件下最低可探测活度浓度为3255 Bq/L，12 h连续测量计数率相对标准偏差为0.96%。整机工程在Vivado 2022.1中完成集成与实现，形成了从探测器、数字处理到上位机分析的完整链路。

第一部分 作品概述

1.1 功能与特性

作品实现氚水闪烁脉冲的高速采集、在线甄别、统计及网络传输。探测端采用CaF2(Eu)晶体与PMT完成信号探测和光读出；采集端保留500 MSPS原始样点，在FPGA中并行提取波形特征。传统模式依据过阈样点预筛结果放行，AI模式联合预筛与CNN判决放行同一事件。上位机支持波形、能谱、AI状态显示、暂停配置、阈值调整、数据记录和配对得分读取。

1.2 应用领域

系统面向核设施工艺水、排放监测及环境水体中的氚水在线测量研究，可用于标准样品响应测试、本底监测、探测器优化和连续测量稳定性评价。探测器支持水样进入、测量和排出，适合与样品输送及清洗单元连接。高速波形采集和可切换判别模式也为低能β闪烁信号的特征分析提供实验平台，为后续工程化仪器的测量参数优化和算法升级提供基础。

1.3 主要技术特点

①采用四通道 14 位 500 MSPS ADC 和 JESD204B 接口，当前氚水处理链围绕一个 PMT 信号通道展开；②250 MHz 下每周期处理同一通道的两个连续样点，兼顾采样完整性与时序实现；③将动态基线、样点预筛、特征提取与定点 CNN 结合，判决与波形按事件号关联；④采用缓存、跨时钟握手及完整包调度，支持暂停时完成在途事件和网络背压处理；⑤通过 TCP 传输波形和能谱，通过 RBCP 读取 AI 统计与配对快照。

1.4 主要性能指标

表 1　主要性能指标

指标	**数值或条件**
采集能力	4 通道、14 位、500 MSPS
FPGA 处理	250 MHz、双样点并行
网络接口	千兆以太网
CNN 输入	**2.56μs**
本底计数率	0.36 cps
探测效率	约 0.04%
最低可探测活度浓度	3255 Bq/L，4 h
连续测量稳定性	12 h，RSD 0.96%

1.5 主要创新点

（1）将 CaF_2(Eu)晶体探测与 FPGA 高速数字处理结合，构建氚水测量完整链路。

（2）以双样点流水提取波形特征，并以定点轻量 CNN 辅助甄别脉冲簇。

（3）以同一事件缓存和事件号匹配实现传统预筛与 AI 联合门控，支持切换比较和结果回读。

1.6 设计流程

需求分析与探测结构确定→模拟前端、ADC 和时钟电路设计→JESD204B 接收及双样点流水开发→传统预筛与特征提取→轻量 CNN 定点化和 AI 模块生成→Vivado 2022.1 整机集成、仿真和时序收敛→上位机联调→本底、氚水样品与连续测量测试。

第二部分　系统组成及功能说明

2.1 整体介绍

系统由探测与液路、高速采集、FPGA 实时处理、千兆网络传输和上位机分析五部分组成。水样进入后，靠近晶体表面的氚衰变可激发闪烁光，PMT 将光信号转换为电脉冲。模拟前端完成幅度调理与差分驱动，ADC 输出经 JESD204B 接收并解包。FPGA 以初触发为统一锚点，保存波形、提取特征并获得 CNN 结果，按照所选模式形成最终放行判决。通过事件进入波形上传或能谱统计路径，上位机完成可视化、配置及结果分析。固体闪烁氚水监测及 CaF_2(Eu)探测结构的相关研究见文献[1-3,6]。




图 1　氚水在线测量系统整体框图

2.2 硬件系统介绍

2.2.1 硬件整体介绍

参赛整机采用 AD9694、XC7K325T-2FFG900 和 LMK04828 构成高速数字化核心。AD9694 提供四通道 14 位 500 MSPS 采样能力，当前氚水处理使用其中一个物理通道采集 PMT 输出。LMK04828 提供采样与链路同步所需时钟，FPGA 承担 JESD204B 接收、样点处理、缓存、CNN 推理、能谱累积及通信控制。模拟输入、时钟、数字处理和网络接口按信号流向组织，减少高速数字网络对弱脉冲采集的影响。

表2 硬件功能组成

探测与光读出：CaF2(Eu)晶体、ET9235B PMT，完成低能β响应与光电转换。

模拟前端：缓冲放大、差分驱动及基线调节，匹配ADC输入幅度和共模。

高速采集：AD9694、LMK04828，实现14位500 MSPS采样与时钟同步。

数字处理：XC7K325T-2FFG900，完成流水处理、缓存、CNN与能谱。

网络通信：SiTCP、RGMII与千兆PHY，完成数据上传及参数交互。

2.2.2 机械设计介绍

机械设计围绕整机遮光、外部接口连接、板卡固定及散热组织。电源、网络和模拟信号线按接口位置引出，便于装配、测量现场连接与维护。整机外观如下图所示。




图2 整机外观照片

数据采集板采用 190 mm×130 mm、8 层 PCB，板上主要发热器件配置铝制散热器和风扇。接口及线缆沿板边引出，结合固定位置和风道组织，便于整机装配、调试与维护。

2.2.3 电路各模块介绍

（1）高速前端放大单元。PMT 脉冲由 SMA 接口进入前端，同相放大级完成缓冲和幅度调理后驱动后续差分转换电路。图中预留输入匹配与跳接位置，可结合信号源阻抗及负载选择装配方式；输入连接器、匹配电阻和运放输入端尽量靠近，减少弱信号在板上的传输距离。




图 3　高速前端同相放大电路 SCH 原理图

原理图中反馈电阻 R3 为 2 kΩ，反相端接地电阻 R15 为 1 kΩ，按同相放大关系得到低频理想增益 Av=1＋R3/R15=3。R1、R17、R29 和 R30 等标有 NC 的位置为可选装配支路，实际增益和匹配状态以装配参数为准。输出端串联 33 Ω电阻，并靠近运放放置，以减小驱动后级时的高频振铃。运放采用±2.75 V 供电，供电脚附近设置 100 nF 与 4.7 μF 去耦电容，兼顾高频旁路与局部储能。



（a）输入脉冲　　（b）放大输出

图 4　模拟前端输入与放大输出的示波器测试结果

阶段电路测试输入脉冲幅度约 100 mV，默认约 3 倍放大配置下输出约 300 mV，验证了模拟前端的缓冲放大功能。数字触发阈值以 ADC 码值配置，其与输入电压之间的对应关系由模拟增益和 ADC 输入范围共同确定。

（2）单端转差分与模拟基线单元。放大后的单端信号进入全差分放大电路，形成 VIN4+、VIN4−两路输出，连接后级 ADC 的差分输入。原理图所示电路通过 499 Ω输入和反馈电阻构成闭环，VOCM_CD 网络用于设定输出共模电平，使差分输出在 ADC 允许的输入范围内工作。基线调节支路改变模拟直流工作点，FPGA 中的动态基线则用于数字域扣基线，两者对应不同处理环节。




图 5　单端转差分及共模控制电路 SCH 原理图

原理图保留接地电阻与调节电压支路的选配位置，应按实际装配方式确定参考输入，避免将不同支路同时接入。全差分级采用±4 V 供电，供电端分别配置 100 nF 和 10 μF 去耦，VOCM 节点配有旁路电容。两路输出各串联 33 Ω 电阻，并在差分输出之间设置 5 pF 电容，用于调整高频驱动与瞬态响应。布板时保持差分两支路对称，使其在阻抗、参考平面和寄生参数方面尽量一致。

（3）高速 ADC 采集单元。AD9694 提供四通道 14 位 500 MSPS 采样能力，当前氚水测量使用一个物理通道接收 PMT 信号。14 位有效量化对应 16384 个量化等级，相邻原始样点间隔为 2 ns。ADC 的模拟输入、采样时钟和数字输出分别组织布线，模拟输入网络靠近 ADC 布置，并保持连续参考平面。ADC 通过 SERDOUTAB0、SERDOUTAB1、SERDOUTCD0 和 SERDOUTCD1 等差分串行输出连接 FPGA 高速接收资源，SPI 用于配置工作模式和链路参数，SYSREF 与 SYNC 参与链路同步。FPGA 接收核输出 128 位并行数据，用户逻辑按 16 位槽位解包，其中有效量化数据为 14 位。当前通道在每个 250 MHz 时钟周期取得 data0、data1 两个连续样点，并以 data_valid 限定有效数据，使后级触发、积分和缓存保持一致的采样顺序。

（4）时钟与同步单元。LMK04828 承担采样时钟分配及 JESD204B 同步所需时钟管理。采样时钟决定 ADC 的采样时刻，SYSREF 用于建立同步参考，FPGA 内部处理时钟支持双样点并行运算。上电后先完成时钟与 ADC 配置，再建立接收链路并使能用户采集逻辑。时钟差分线保持连续参考和对称布局，避免跨越电源平面分割；时钟器件与晶振区域远离模拟输入及开关电源节点，减少噪声耦合。

（5）FPGA 主控与外围单元。XC7K325T-2FFG900 承担高速串行接收、特征流水、定点 CNN、缓存、能谱和通信控制。主控外围包括配置 Flash、JTAG、参考时钟及复位网络。FPGA 核心、辅助和 I/O 电源按各自要求供电，高速收发器使用对应的专用电源；ADC 控制接口、时钟配置接口及 PHY 接口的 I/O Bank 电平与外设保持匹配。器件周边就近配置去耦电容，电源及接地焊球通过短过孔连接相应平面。

（6）千兆以太网单元。FPGA 内部 SiTCP 处理 TCP 数据传输与 RBCP 寄存器访问，通过 RGMII 连接千兆 PHY，PHY 经网络变压器和 RJ45 接入上位机。RGMII 发送方向包括 TXD[3:0]、TX_CTRL 和 TX_CLK，接收方向包括 RXD[3:0]、RX_CTRL 和 RX_CLK；MDC、MDIO 及复位信号用于管理和配置。发送和接收支路的串联阻尼电阻靠近各自驱动端布置，时钟延迟设置结合 FPGA 与 PHY 配置共同检查。RJ45 侧差分网络保持对称，并为接口保护提供短而明确的回流路径。

（7）供电、PCB 与散热单元。整板采用 12 V 直流输入，经 DC/DC 和 LDO 分级产生模拟及数字电源。模拟支路为前端放大、差分驱动、基线参考与 ADC 提供相应电压，数字支路为 FPGA、PHY 和配置器件供电。阶段样机工作电流约 1.0 A，对应输入功率约 12 W。各支路在上电调试时分别检查电压、纹波及负载状态，再逐步使能时钟、采样和网络功能。

8 层 PCB 按信号流向划分模拟输入、ADC 与时钟、FPGA 和网络接口区域。ADC 输入、采样时钟、JESD204B 及 RGMII 网络保持连续参考平面，换层位置设置邻近回流过孔；开关电源的大电流回路避开模拟敏感节点。高速放大器反馈回路及去耦回路尽量短，器件散热通过铝制散热器和主动风冷实现，结合线缆走向为散热风道预留空间。

2.3 软件系统介绍

2.3.1 软件整体介绍

软件由 FPGA 逻辑和 MATLAB 上位机组成。最终工程使用 Vivado 2022.1 完成综合、实现和整机集成，2026.1 版本工具用于 AI 模块生成。界面分为波形、能谱和 AI 三页，显示路径与参数控制路径相互配合。




图 6　上位机配置、收包与分析流程

测量时先连接网络，选择波形或能谱输出以及传统或 AI 处理模式，再执行暂停并应用配置。

2.3.2 软件各模块介绍

（1）高速样点接收与动态基线。JESD204B 接收后将当前通道数据拆为 data0、data1 以及 data_valid。动态基线采用滑动平均思路，通过窗口旧值移除、新值加入和移位求平均减少运算开销。事件开始后锁存基线，后续触发、峰值和积分使用同一事件基线，避免脉冲进入平均窗口导致参考值抬升。

（2）氚水候选预筛。寻峰模块在首次样点达到“基线＋阈值”时建立候选，按原始 500 MSPS 样点计时：前 50（100ns）点跳过，后 450(900ns)点中累计至少 15 点过阈才通过，整体观察窗为 1281(2.56μs)点。计数对象是过阈采样点，用于表征一定窗口内的脉冲占据情况。峰高取观察窗最大码值减事件基线；预筛通过后设置 20 μs 死区和 320 ns 恢复时间。




图 7　同一事件的传统预筛、特征提取和 AI 联合门控流程

（3）波形特征流水。FPGA 对每个样点作基线扣除，并将两个样点的比较、求和和宽度增量分级处理。峰值反映脉冲幅度，总积分反映观察窗内的累积响应，尾积分反映后段响应，脉宽按满足条件的采样点累计。积分门长以 250 MHz 时钟周期配置，每周期 4 ns 且包含两个原始样点。总积分门默认 256 周期，尾积分起点为第 20 周期；尾部区间随总门长确定。

令事件基线为 B，第 i 个样点为 x_i，扣基线幅度 $a_i=\max(x_i-B,0)$，则峰值 $P=\max(a_i)$，总积分 $Q_{total}=\Sigma_{total}\, a_i$，尾积分 $Q_{tail}=\Sigma_{tail}\, a_i$，过阈样点数 $W=\Sigma 1(a_i>T)$。尾总积分比采用交叉相乘比较，减少高速路径中的除法运算。

（4）定点轻量 CNN。网络输入为同一候选事件的 257 点原始波形，前 16 点用于估计输入基线。预处理在整数域中完成去基线和缩放，然后依次进入三层一维卷积、ReLU、池化及全连接输出。模型权重固化在 FPGA 中，在线测量执行推理；网络通过局部卷积与汇总运算形成波形形态得分。

表 3　轻量 CNN 结构与数值格式

阶段	结构或格式	输出
输入与预处理	257 点；前 16 点估基线	去基线并缩放的波形
卷积层 1	核长 5，1→8 通道，ReLU	局部特征；2 点最大池化
卷积层 2	核长 9，8→8 通道，ReLU	时序特征；2 点最大池化
卷积层 3	核长 15，8→8 通道，ReLU	65 位置特征；全局平均
全连接	8→8，ReLU；8→1	有符号 logit 得分
定点实现	权重 12 位、8 位小数；运算 24 位、14 位小数	Q14 得分与配置阈值比较

CNN 输出为有符号 Q14 得分，实数显示值等于整数值除以 16384；当得分严格大于阈值时通过。默认阈值为 0，。

（5）事件关联与门控。ai_event_gate 以统一事件号关联预筛、传统特征和 CNN 结果，使用 XPM（Xilinx 参数化宏）握手整体传递事件号与通过位。传统模式要求预筛通过，AI 模式要求预筛和 CNN 均通过。波形从初触发开始缓存，最终判决后才放行或丢弃；通过事件进入波形模块或能谱模块，拒绝事件释放缓存。忙时新候选单独累计，不覆盖正在处理的事务。

（6）能谱与数据包。基础能谱使用 8192 道累积，可选择 1024、2048、4096 或 8192 道输出；较少道数通过合并相邻基础道实现。每道使用 32 位计数，在完整包边界分配发送通道，兼顾 FIFO 读延迟、TCP 背压和暂停时的在途包完成。257 点波形包长为 523 字节，8192 道单谱包长为 32778 字节。

表 4　通信数据格式

类型	应用层格式	字节数
配置命令	A5 5A CMD P1 P2 P3 P4 C3 3C	9
波形包	5A A5 0A LEN N ADC 数据 0A A0	2N＋9
能谱包	5A A5 0C LEN BINS TYPE 计数 0A A0	4BINS＋10

（7）配置与状态回读。CMD22 设置数字触发阈值，CMD23 设置上传点数，CMD24 选择谱道数，CMD27 设置总积分门长，CMD28 设置 PSD 百分比阈值，CMD33 选择波形或能谱，CMD34 选择传统或 AI 模式，CMD35 设置 CNN 有符号得分阈值。模式和 AI 阈值在暂停且事件、数据包空闲时应用。模式切换清理缓存和统计，初始化约 100 ms 后重新采集，保证不同配置下数据的完整性。

RBCP 的 0x114、0x118 和 0x11C 分别提供处理数、CNN 通过数和拒绝数，0x128 保存最近得分，0x12C 保存事件号，0x200～0x401 保存配对 257 点波形。上位机通过快照机制读取一致的波形与得分，并显示忙时跳过计数。TCP 波形显示用于观察最终上传事件，RBCP 配对快照用于诊断 CNN 输入与输出。

第三部分　完成情况及性能参数

3.1 整体介绍

作品已完成 $CaF_2(Eu)$晶体探测器、高速采集电路、FPGA 程序与 MATLAB 上位机的系统集成，已完成上板及氚水实测。实验平台配置样品输送、屏蔽和温度监测单元，能够完成纯净水本底、标准氚水样品响应及连续测量测试。探测器输出脉冲经数字处理后形成波形、能谱和计数数据，为测量结果分析提供依据。




图 8　氚水在线测量实验平台实物

3.2 工程成果

3.2.1 机械成果

机械成果包括整机外部接口连接、采集板固定及散热器和风扇安装。电源、网络和模拟信号线按接口位置引出，便于测量现场连接与维护。外壳外观照片预留于图 2，采集板散热结构实物见下图。




图 9　数据采集板铝制散热结构与主动风冷安装

3.2.2 电路成果

完成高速采集板原理图、8 层 PCB 加工、焊接及电源和前端调试。板卡集成四路模拟输入、高速 ADC、FPGA、时钟和千兆网络接口。核心处理采用 XC7K325T，模拟脉冲经调理后由 AD9694 采样；JESD204B 接收与网络传输构成采集到显示的数字链路。板卡正反面实物如图所示。




图 10　数据采集板正面与背面实物

3.2.3 软件成果

完成 bo 三页界面。波形页显示接收波形及奇偶样点，能谱页支持双谱显示、缩放和平移，AI 页显示处理数、通过与拒绝数、得分及事件号。界面提供暂停并应用配置和配对波形读取入口。下图为软件界面布局，测量波形及统计结果见后续测试。




图 11　MATLAB 上位机 AI 页面布局

3.3 特性成果

3.3.1 原始波形采集与数据核验

四组日志分别为 PMT 单独测量、本底、氚水样品和 25 ℃遮光本底。按 530 字节帧结构解析，共获得 85925 帧，每帧保留 257 个 16 位采样字。统一选取计数字段为 8 的波形展示，横轴为样点序号，纵轴为 ADC 原码。该数据为波形分析、算法输入和采样完整性核查提供了基础。




图 12　四组日志中计数字段为 8 的原始波形

表 5　日志完整波形解析结果

数据组	有效帧数	每帧采样字数	出现 65535 原码的帧数
1 号 PMT 单独测量	16631	257	4
2 号 本底	5156	257	316
3 号 氚水样品	62387	257	16844
6 号 25 ℃遮光本底	1751	257	372
合计	85925	257	17536

波形甄别关注暗噪声的孤立小脉冲、低能本底的少量离散脉冲、氚水样品中的密集脉冲簇以及高幅度事件的形态差异。典型波形分析为过阈样点统计、积分和轻量 CNN 的设计提供依据。




图 13　典型波形形态对比 上排为 PMT 暗噪声与低能本底 下排为氚水响应与高幅度事件

3.3.2 氚水样品响应与探测效率

测量采用纯净水本底和标准氚水样品，保持相同的样品体积、屏蔽、高压和电子学参数。标准样品比活度为 2.230×10^{4} Bq/g，相对扩展不确定度为 3.0%（k=2），加样 18 mL，按水样密度约 1.0 g/mL 折算样品质量 18 g。PMT 工作高压为 900 V。1 h 测量条件下，本底计数率为 0.36 cps，氚水样品计数率为 160.24 cps。

净计数率 Rn=Rs−Rb=159.88 cps。设标准样品比活度为 a、密度为ρ、体积为 V，则探测效率ε=Rn/(aρV)。代入 a=22300 Bq/g、ρ=1.0 g/mL、V=18 mL，得到$\varepsilon=3.983\times10^{-4}$，即约 0.04%。1 h 内对应净计数 575568，样品总衰变数为 1.44504×10^{9}。

表 6　氚水测量主要结果

参数	结果	测量条件
样品体积	18 mL	标准氚水与纯净水
本底计数率	0.36 cps	相同甄别条件
氚水样品计数率	160.24 cps	标准样品
净计数率	159.88 cps	样品减本底
探测效率	约 0.04%	以全部 18 mL 样品活度计算
最低可探测活度浓度	3255 Bq/L	4 h，Currie 估算

3.3.3 FPGA 实现与功能验证

在 Vivado 2022.1 中完成综合、布线及布线后物理优化。最终建立时间 WNS 为+0.042 ns、TNS 为 0 ns，保持时间 WHS 为+0.050 ns、THS 为 0 ns；14 项总线偏斜约束通过，最小余量+3.257 ns。布线错误和未解析黑盒均为 0。资源占用见表。

表 7　整机工程布线后资源占用

资源	使用量	器件容量	占用率
LUT	39750	203800	19.50%
寄存器	55159	407600	13.53%
Block RAM Tile	264	445	59.33%
DSP	319	840	37.98%

七组 RTL 回归均通过，覆盖指令与包调度、特征提取、真实 CNN 定点得分、同事件联合门控、预筛边界、配置互锁以及暂停排空。CNN 回归对 3 次真实核计算、771 个原始样点及软件整数参考得分进行核对，验证硬件与整数模

型的数值一致性。上位机测试覆盖 TCP 分包粘包、32 位能谱计数、UDP 分段访问及异常后的状态恢复。

表 8　七组 RTL 回归结果

验证项目	覆盖内容	结果
数据包与指令	长度边界、FIFO 延迟、背压、模式切换	PASS
特征流水	峰值、脉宽、总尾积分、配置锁存	PASS
CNN 数值	真实核得分、配对波形与 CDC	PASS
联合门控	传统放行、AI 通过与拒绝、预筛拒绝	PASS
预筛边界	50/500/15 点、样点相位、等号边界	PASS
配置互锁	暂停空闲条件、有符号 Q14 阈值	PASS
在途事务	暂停完成、TCP 背压、点数延迟应用	PASS

传统模式与 AI 模式共用采样、缓存、预筛及数据格式，测量时可在相同阈值与样品条件下切换。通过 RBCP 观察 CNN 得分与配对输入，通过 TCP 观察最终放行波形，并记录预筛、CNN 及忙时统计，形成算法比较的数据基础。硬件推理的一致性、样品响应和测量稳定性分别从数值实现、探测性能及持续运行三个层面评价系统。

第四部分　总结

4.1 可扩展之处

后续可围绕当前单 PMT 测量链开展同采样率、同触发条件下的模型训练与参数优化，扩展标注数据并比较不同得分阈值下的候选保留和本底抑制表现；通过优化卷积复用和缓存结构提高事件接收能力；同时在寻峰和基线算法模块，应在大量观察真实的氚水，氟化钙本低信号特征，根据特征从而制定相匹配的算法，从而在 ai 判断之前就让一些本低和噪声被去除；在保持现有网络协议的基础上完善测量条件、事件特征及运行状态记录。探测端可继续优

化清洗和流体管理，并结合测量时间与本底控制改善探测限。四通道采集硬件为后续增加参考探测或符合测量提供接口基础。

4.2 心得体会

在做整个系统时候，我们深刻的体会到了一个探测器是怎么根据需求而设计出来的，怎么根据自身需要去设计前端硬件，编写对应的 FPGA 程序，制作需要通俗易懂的上位机界面。整个探测器系统，探测器整体为实验室资产，我们只做了应用，但硬件设计是我们根据需要从 0 开始设计，尤其是布置高速线的时候，阻抗匹配，差分对真的难倒了我们，第一个板子打出来的时候，最开始网口怎么都调不通，我们还以为是硬件出来问题，要重新打板，在把硬件每一端都打了一遍后，发现原来是 FPGA 代码原因，SiTCP 的 GMII_RSTn 不应直接控制 YT8521 的硬件 RESET_N。而是让 FPGA 只产生一次符合 YT8521 要求的开机复位，之后释放为 Hi-Z，由板载 4.7 kΩ上拉，终于网口实现通信了。后面我们又遇到了 adc 调不通,经过仔细排查发现是 LMK04828_LD1 和 LD2,锁相环供不上电，发现硬件上这两个地方被串了两个电容，直接隔直通交，把直流隔掉了，换成 0 欧电阻调通了。后面系统运行起来了，发现能谱总是少 5 位，波形采集位数也是少 4 位，怀疑是 adc 配置的问题，后面自己排查回读，才发现是因为购买拆机片，商家把 AD6684 封装成了 AD9694,在同一配置下 AD6684 是全带宽采集，全带宽模式只能保持 9 位，也就是我们看到的现象低五位一直为 0.后面替换真正的 AD9694 后问题解决。中间还遇到各种各样的小问题，但是最后当系统成功运行，采集到氚水的时候，成就感是巨大的，我们自己设计了一个探测器出来，并让其成功运行。

第五部分　参考文献

[1] HOU X. Tritium and ^{14}C in the environment and nuclear facilities: sources and analytical methods[J]. Journal of Nuclear Fuel Cycle and Waste Technology, 2018, 16: 11-39. DOI: 10.7733/jnfcwt.2018.16.1.11.

[2] SONG K, CHEN Z, CHEN Z, et al. Design of a solid scintillation counter for tritium water measurement based on CaF_2(Eu) sheet using Monte Carlo simulation[J]. Fusion Engineering and Design, 2021, 170: 112701. DOI: 10.1016/j.fusengdes.2021.112701.

[3] MICHAIL C, KALYVAS N, BAKAS A, et al. Absolute luminescence efficiency of europium-doped calcium fluoride (CaF_2:Eu) single crystals under X-ray excitation[J]. Crystals, 2019, 9: 234. DOI: 10.3390/cryst9050234.

[4] AGOSTINELLI S, ALLISON J, AMAKO K, et al. Geant4—a simulation toolkit[J]. Nuclear Instruments and Methods in Physics Research Section A, 2003, 506: 250-303. DOI: 10.1016/S0168-9002(03)01368-8.

[5] CURRIE L A. Limits for qualitative detection and quantitative determination. Application to radiochemistry[J]. Analytical Chemistry, 1968, 40: 586-593. DOI: 10.1021/ac60259a007.

[6] CHENG W Y, DENG K, ZENG Y S, et al. Development of an enhanced online tritium monitoring system using plastic scintillation fiber array[J]. Nuclear Science and Technology, 2024, 35: 173. DOI: 10.1007/s41365-024-01518-x.