一、 选择题

1.	下列各类存储器中	卜,不采用随机 有	F取方式的是()		
A.	EPROM	B.CD-ROM	C.DRAM	D.SRAM	
2.	设机器字长为 32	位,一个容量为	716MB 的存储器,	CPU 按半字寻址,	其可寻址的
	单元数是()				
A.	2 ²⁴	$B.2^{23}$	$C.2^{22}$	D. 2 ²¹	
3.	若某存储器存储局	周期为 250ns, 每	身次读出 16 位,该a	存储器的数据传输率。	是()
A.	4×10^6 B/s	B.4MB/s	C. 8×10^6	B/s D. 8×1	0 ²⁰ B/s
4.	计算机的存储器系	采用分级方式是为	习()		
	A. 方便编程				
	B. 解决容量、运	速度、价格三者之	之间的矛盾		
	C. 保存大量数据	居方便			
	D. 操作方便				
5.	存储器分层体系统	吉构中,存储器从	人速度最快到最慢的扩	非列顺序是 ()	
	A. 寄存器一主存	字 — Cache —	-辅存		
	B. 寄存器一主花	字一辅存一 Cach	e		
	C. 寄存器- C	Cache 一辅存一主	三 存		
	D. 寄存器- C	Cache 一主存一辅	菲 存		
6.	在 Cache 和主社	字构成的两级存储	皆体系中,主存与 Ca	che 同时访问, Cach	ie 的存取时
	间是 100ns, 主不	字的存取时间是 1	1000ns,若希望有效	(平均) 存取时间不适	超过 Cache
	存取时间的 115%	。,则Cache 的命	5中率至少应为()		
	A.90%	B.98%	C.95%	D.99%	

7.	下列关于多级存储系统的说法中,正确的有()						
	I.	多级存	区储系统是为了	降低存储成本	Z		
	II.	虚拟存	存储器中主存和	1辅存之间的数	女据调动对任何程	序员是透明的	勺
	III.	CPU	只能与Cache	直接交换信息	息, CPU 与主存	交换信息也能	需要经过 Cache
	A.	仅I	B. 仅 <i>I</i>	和II	C. I、II和	<i>III</i> D	. 仅II
8.	某名	序量为 2	256MB 的存储	音器由若干4M	×8 位的 DRAM	4 芯片构成,	该 DRAM 芯片
	的均	也址引肽	即和数据引脚总	数是()			
	A.1	9	B.22		C.30	D	.36
9.	下列	刊有关 R	RAM 和 ROM	的叙述中,正	E确的是()		
	I.	RAM	是易失性存储	f器, ROM 是	是非易失性存储器		
	II.	RAM	和 ROM 都采	用随机存取力	方式进行信息访问		
	III.	RAM	和 ROM 都可	T用作Cache	IV. RAM	和 ROM 都常	需要进行刷新
	A.	仅I 和	III B.仅II	和III	C.仅I 、II 和	<i>III</i> D	. 仅II、II 和IV
10.	下列	削()是	是动态半导体有	居器的特点			
	I.		三中存储器内容				
	II.				P.重新写入一遍		
	III.	一次完	医整的刷新过程	是需要占用两个	个存储周期		
	IV.	一次完	医整的刷新过程	□只需要占用−	一个存储周期		
	A	A.I 、III	B.II、	III	C.II、IV		D. III
11.	下列	可存储器	导中,在工作期		挂刷新的是()		
	A.S	SRAM	B.SDI	RAM	C.ROM		D.FLASH
	دملت	I be le \				N	13. 3. 46./2.11
12.							按字节编址。现
	要月					芯片来设计记	亥存储器,需要上
	述表	见格的 R	ROM 芯片数和	IRAM 芯片数	女分别是 ()		
	A.1	, 15	B.2,	15	C.1, 30	D	.2, 30

13.	假定用若干2K×4位	立的芯片组成一个8K	×8位的存储器,则均	也址 0B1FH 所在芯片的
	最小地址是()			
	A.0000H	В.0600Н	С.0700Н	D.0800H
14.	地址总线 A_0 (高位	D)~A ₁₅ (低位),	用 $4K \times 4$ 位的存储。	芯片组成 16KB 存储器,
	则产生片选信号的语	译码器的输入地址线	应该是 ()	
	$A.A_2A_3$	$B.A_0A_1$	$C.A_{12}A_{13}$	$D.A_{14}A_{15}$
	•			
15.	双端口RAM 在()	情况下会发生读 /	写冲突。	
A.	左端口和右端口的地	b址码不同 B	. 左端口和右端口的均	也址码相同
C.	左端口和右端口的数	女据码不同 D	. 左端口和右端口的	数据码相同
16.	已知单个存储体的存	存储周期为110ns,总	线传输周期为 10ns, 差	采用低位交叉编址的多模
	块存储器时,为保障	章无总线冲突,存储	体数应()	
	A.小于等于11	B.等于11	C.大于11	D.大于等于11
17.	某计算机使用四体交	で叉编址存储器,假	定在存储器总线上出现	见的主存地址(十进制)
	序列为 8005, 8006, 8	8007, 8008, 8001, 800	2, 8003, 8004, 8000,	则可能发生访存冲突的地
	址对是()			
	A.8004和8008	B.8002和8007	C.8001和8008	D.8000和8004
18.				过程中访存1000次,其中
			Cache 的命中率是()	
	A.5%	B.9.5%	C.50%	D.95%
	下列关于虚存的叙述			
		透明,对系统程序员 三运品 二五公司		
		下透明,对系统程序 系体积序显视不适		
		系统程序员都不透	明	
	D. 对应用程序员、	系统程序员都透明		

20. 下列	利关于TLB和 C	ache 的叙述中,错	误的是()	
A.	命中率都与程	皇序局部性有关		
В.	缺失后都需要	去访问主存		
C.	缺失处理都可	以由硬件实现		
D.	都由DRAM存	储器组成		
21. 在	CPU 执行指令	的过程中,指令的	地址由()给出	
Α.	程序计数器(PC)		
В.	指令的地址码	与字段		
C.	操作系统			
D.	程序员			
22. 在抗	指令格式中,采	用变长操作码设计	方案的目的是()	
A.	减少指令字长	:度		
В.	增加指令字长	:度		
C.	保持指令字长	:度不变而增加指令	的数量	
D.	保持指令字长	:度不变而增加寻址	空间	
23. 某	十算机按字节编	l址,指令字长固定	且只有两种指令格式,	其中三地址指令29条、二
地址	业指令 107 条,	每个地址字段为6	位,则指令字长至少应	该是()
A.2	23位	B.24 位	C.28位	D.32 位
24. 偏和	多寻址通过将某	个寄存器的内容与	一个形式地址相加来生	成有效地址。下列寻址方
式中	뉟,不属于偏移	?寻址方式的是()	
A.	间接寻址	B. 基址寻址	C. 相对寻址	D. 变址寻址
25.) 便于处理数组	[问题		
A.	间接寻址	B. 变址寻址	C. 相对寻址	D. 基址寻址

26. 某计算机有 16 个通用寄存器,采用 32 位定长指令字,操作码字段(含寻址方式位) 为8 位, Store 指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方 式。若基址寄存器可使用任一通用寄存器,且偏移量用补码表示,则 Store 指令中偏 移量的取值范围是()。


A. - 32768~+32767

B. - 32767~ +32768

C. -65536~ +65535

D. - 65535~+65536

27. 某指令格式如下所示。



其中 M 为寻址方式, I 为变址寄存器编号, D 为形式地址。若采用先变址后间 址的寻址方式,则操作数的有效地址是()

- A. I+ D

- B. (I)+D C. ((I)+D) D. ((I))+D
- 28. 下列指令系统的特点中,有利于实现指令流水线的是()
 - 指令格式规整且长度一致 I.
 - II. 指令和数据按边界对齐存放
 - III. 只有 Load/Store 指令才能对操作数进行存储访问
 - A. 仅I、II B.仅II、III
- C. 仅*I、III* D. *I、II、III*
- 29. 从下列有关存储器的描述中,正确的是()。
 - A. 多体交叉存储主要解决扩充容量问题
 - B. 访问存储器的请求均由CPU发出
 - C. Cache与主存统一编址,即主存空间的某一部分属于 Cache
 - D. Cache的功能全由硬件实现。

二、 简 答 / 计 算 题

1. 设 CPU 有 16 根地址线,8 根数据线,并用 $\overline{^{MREQ}}$ 作为访存控制信号(低电平有效),用 $\overline{^{WR}}$ 作为读 / 写控制信号(高电平为读,低电平为写)。 现有下列存储芯片:

1K imes4 位 RAM , 4K imes 8位 RAM , 8K imes 8位 RAM , 2K imes 8位 ROM ,

 $_{
m 4K}$ $^{ imes}$ 8位ROM,8K $^{ imes}$ 8位ROM

以及74LS138译码器和各种门电路。

画出 CPU 与存储器的连接图,要求:

- 1) 画出主存地址分配图: 6000H-67FFH 为系统程序区, 6800H-6BFFH 为用户程序区。
- 2) 合理选用上述存储芯片,说明各选几片。
- 3)详细画出存储芯片的片选逻辑图。

- 2. 某个 Cache 的容量大小为 64KB , 行大小为 128B , 采用四路组相联地址映射。主存使用32位地址,按字节进行编址。
- 1)该Cache 共有多少行?多少组?
- 2) 该Cache 的标记阵列中需要有多少标记项?每个标记项中标记位长度是多少?

3. 某机字长为 16 位, 存储器按字编址, 访问内存指令格式如下:

15	11	10	8	7	0
OP		M		A	

其中, OP 为操作码, M 为寻址特征, A 为形式地址。设 PC 和 Rx 分别为程序计数器和变址寄存器,字长为 16 位,问:

- 1) 最多能定义多少种指令?
- 2) 写出下表中各种寻址方式的有效地址 EA 的计算公式及对应寻址范围。

寻址方式	有效地址 EA 计算公式	寻址范围
直接寻址		
间接寻址		
变址寻址		
相对寻址		

4. CPU 执行一段程序时,Cache 完成存取的次数为2420次,主存完成存取的次数为80次。已知 Cache 存储周期为40ns,主存存储周期为 240ns。 求 Cache/主存系统的命中率和平均访问时间。
5. 某计算机字长16位,主存容量为64K字,采用单字长单地址指令,共有40条指令,试 采用直接、立即、变址、相对四种寻址方式设计指令格式(画出指令格式图)。
6. 设某系统采用页式虚拟存储管理,页表存放在内存中。1)如果一次内存访问使用50ns,访问一次主存需用多少时间?
1)如果一次內存切向使用 50ms,切向一次主存而用多少的问? 2)如果增加TLB,忽略查找页表项占用的时间,并且 75%的页表访问命中TLB,内存的有效访问时间是多少?
7. 假设主存只有a,b,c三个页框,组成 a 进 c 出的 FIFO 队列,进程访问页面的序列是0,1,2,4,2,3,0,2,1,3,2号。用列表法求采用LRU替换策略时的命中率。