FEATURES

- All Outputs Are High for Invalid Input Conditions
- Also for Application as
 - 4-Line to 16-Line Decoders
 - 3-Line to 8-Line Decoders

DESCRIPTION

These monolithic decimal decoders consist of eight inverters and ten four-input NAND gates. The inverters are connected in pairs to make BCD input data available for decoding by the NAND gates. Full decoding of valid input logic ensures that all outputs remain off for all invalid input conditions.


The LS42 BCD-to-decimal decoders, the LS43 excess-3-todecimal decoders, and the LS44 excess-3-gray-to-decimal decoders feature inputs and outputs that are compatible for use with most TTL and other saturated low-level logic circuits.


54LS circuits are characterized for operation over the full military temperature range of -55°C to 125°C; 74LS circuits are characterized for operation from 0°C to 70°C.


					П				Π	L	S44		T								_	_
NO.		LS42			1	LS43			EXCESS			1				ALL	TYP	ES				
<u> </u>	BCD INPUT			EXCESS 3-INPUT			3-GRAY INPUT			DECIMAL OUTPUT												
	D	С	В	Α	D	С	В	A	D	c	В	A	0	1	2	3	4	5	6	7	-8	9
0	L	L	Ł	Ł	L	L.	н	н	L	L	н	L	L	н	н	н	н	н	н	н	н	н
1	L	L	L	н	Ł	н	L	L	L	н	н	L	н	L	н	н	н	н	н	н	н	н
2	Į L	L	н	L.	L	н	L	H	L	н	н	н	н	н	L	н	н	н.	н	н	н	н
3	įι	L	н	н	L	н	н	L	L	н	L	н	Н	н	н	ï	н	н	н	н	н	
4	Į Ł	н	L.	L	L	н	н	н	L	н	Ē	i	н	н.	н	н	Ľ	н	н	н	н	
5	L	н	L	н	н	L	L	L	н	н	-	- L	н	Н.	- н	Н.	н	÷	H	Н.	-	н
6	L	н	н	L,	н	Ł	L	н	н	н	L	н	н	н	н	н	н.	н		н	н	
7	L	н	н	н	н	L	н	L	н	н	н	н	н	н	н	н	н	н	н		н	н
8	ĺн	L	L	L	н	L	н	н	н	н	н	- 1	н	н	н	н	н	н		-		н
9	н	Ł	L	н !	н	н	i	L	н		н		н	н	н	н	н		н	н	L	н
	H	L	н	L	н	н	Ť	Н.	н	Ť	н	H	н	- H	-	н	Н.	H	н	н.	н	
_	н	L	н	н	н	н	н	L	н	ī		н	н	н	н	н				н	н	н
NVALID	н	н	L	L	н	н	н	н	н	ī	·		н	н	н	н	Н	н	н	н	н	н
3	н	н	i.	н				ï					н	н			н	н	н	Н	н	н
Z	н	н	н	L	ı,	ī	ī	н		Ĭ.					н	Н	н	н	н	н	н	н
	н	н	н	н	-		н		_		L	н	H	н	н	н	н	н	н	н	н	н
							н	L	L	L	н	н	н	н	н	н	н	н	н	н	н	н

H = high level, L = low level

PIN-OUT DIAGRAM









positive logic: see function table

Die Size .077 x .065

LS44 EXCESS-3-GRAY-TO-DECIMAL DECODER







positive logic: see function table

Die Size .077 x .065


LOGIC DIAGRAMS





LS42 BCD-TO-DECIMAL DECODERS

LS43
EXCESS-3-TO-DECIMAL DECODERS



LS44
EXCESS-3-GRAY-TO-DECIMAL-DECODERS



Recommended Operating Conditions

		9LS/54LS				9LS/74LS			
Const. It is	Min	Nom	Max	Min	Nom	Max	Unit		
Supply voltage, V _{CC} High level output current, I _{OH}	4.5	5	5.5	4.75	5	5.25	V		
Low-level output current, IOL			- 400			-400	μÄ		
Operating free-air temperature, TA			4			8	mΑ		
Instrinct Observation 1	-55		125	0		70	°c		

Electrical Characteristics Over Recommended Free-Air Temperature Range (Unless Otherwise Noted)

Parameter	Test Conditi	L		1					
	 		Min	Typ**	Max	Min	Typ**	Max	Unit
VIH			2			2			V
V _{IL}	1/4 - 1/4/101				0.7		 	0.8	Ť
	$V_{CC}=MIN$, $I_{I}=-18mA$ $V_{CC}=MIN$, $V_{IH}=2V$,				-1.5			-1.5	V
V _{OH}	V _{1L} =V _{1L} max I _{OH} =-400μ	4	2.5	3.5		2.7	3.5		V
V _{OL}	V _{CC} =MIN, V _{IH} =2V,	I _{OL} =4mA		0.25	0.4		0.25	0.4	
lı	V _{IL} =V _{IL} max V _{CC} =MAX, V _I =7V	I _{OL} =8mA					0.35	0.5	V
I _{IH}	V _{CC} =MAX, V ₁ =2.7V			_	0.1			0.1	mΑ
T _{IL}	$V_{CC}=MAX$, $V_1=0.4V$				20			20	μΑ
I _{OS} †	V _{CC} =MAX		-15	ļ	-0.4			-0.4	mA
I _{CC} ††	Vcc=MAX.		1-15		-100	- 15		-100	mΑ
*For conditions sho	WN as MIN or MAY use the secre				13		7	13	mΑ

^{*}For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.

**All typical values are at V_{CC} = 5V, T_A = 25°C.

†Not more than one output should be shorted at a time.

ttlcc is measured with all outputs open and inputs grounded.

Parameter	From	То	−55°C			+25°C			Ī —	Units		
	(Input)	(Output)	Min.	Тур.		Min.	Тур.	Max.	Min.	Тур.	Max.	1
Test Conditio	ns: C _L = 15pF, I	$R_{\rm L}=2k\Omega$ (See	Fig. A	, page	2-174	<u> </u>	Ь	Ь				Ь
^t PHL	A,B,C or D	Any output 2 gate delay		15	26		14	25		15	26	ns
^t PHL	A,B,C or D	Any Output 3 gate delay		17	31		17	30		18	31	ns
^t PLH	A,B,C or D	Any output 2 gate delay		11	27		10	25		11	26	ns
^t PLH	A,B,C or D	Any output 3 gate delay		22	35		17	30		20	34	ns
Fest Condition	ns: C _L = 50pF, R	$L = 2k\Omega$ (See I	Fig. A,	page	2-174)							
^t PHL	A,B,C or D	Any Output 2 gate delay		18	32		18	31		19	33	ns
^t PHL	A,B,C or D	Any Output 3 gate delay		21	35		22	35		23	36	ns
^t PHL	A,B,C or D	Any Output 2 gate delay		21	33	7	20	32	_	21	33	ns
^t PLH	A,B,C or D	Any Output 3 gate delay		29	36		25	38	\dashv	28	40	ns

Note: AC specification shown under ~55°C and +125°C are for 9LS devices only. All 50pF specifications are for 9LS only.

