UNIVERSITA' DEGLI STUDI DI NAPOLI "FEDERICO II"



CORSO: ARCHITETTURA DEI SISTEMI INTEGRATI

PROGETTO: SVILUPPO DI UN CIRCUITO INTEGRATO PER LA RILEVAZIONE DI SPIKES

Professore

Strollo Antonio Giuseppe Maria

Candidato

Ferdinando Catania

Matr

ANNO ACCADEMICO 2024/2025


Contents

1. Introduzione.....4
2. Blocco IIR.....8
2.1 Sintesi del blocco IIR.....8
2.2 Floorplanning.....10
2.3 Placement.....12
2.4 Generazione dell'albero di clock.....16
2.5 Routing.....19
2.6 Controlli finali.....21
3. Blocco Enfasi.....22
3.1 Area del Chip.....22
3.2 Analisi temporale.....23
3.3 Analisi della potenza dissipata.....23
4. Risultati e Analisi del Progetto Finale.....23
4.1 Area del Chip.....23
4.2 Analisi Temporale.....24
4.3 Analisi della potenza dissipata.....24
4.4 Vincoli di temporizzazione finali.....24
5. Conclusioni.....24
5.1 Temporizzazione.....24
5.2 Prestazioni del Circuito.....25
5.3 Potenza dissipata.....25
5.4 Potenziale Miglioramento.....25


1. Introduzione

Il sistema da realizzare ha il compito di individuare degli impulsi (spikes) all'interno di un segnale proveniente da un sensore.

La figura seguente mostra uno schema di massima del circuito:



Il chip finale sarà composto dai due macro-blocchi “Filtro + Enfatizzazione spikes” assieme alle celle del blocco detector come mostrato nella figura che segue:




In questo documento verranno descritti nel dettaglio tutti gli step progettuali del primo blocco IIR. Per gli altri blocchi, si riportano solo gli aspetti chiave e report estratti.

Infine, verrà descritto il chip finale in termini di:

- Area occupata
- Timing
- Potenza dissipata
- Prestazioni e possibili miglioramenti

Il progetto è suddiviso in tre parti:

1. Frontend e backend del **blocco IIR**:




```
\\ iir_section1

`timescale 1ns / 1ps

module iir_section1 (
  input  logic clk, rst,
  input  logic signed [10:0] x,
  output logic signed [10:0] y
);

  localparam logic signed [11:0] b0  = 12'sb
  localparam logic signed [11:0] b1  = 12'sb
  localparam logic signed [11:0] b2  = 12'sb
  localparam logic signed [11:0] ma1 = 12'sb
  localparam logic signed [11:0] ma2 = 12'sb

  localparam logic signed [20:0] round_const

  logic signed [10:0] xn1, xn2; //Q1.10
  logic signed [22:0] t0, t1, t2, t3, t4, t_
  logic signed [10:0] y0, yn1, yn2; //Q1.10

  logic signed [20:0] tmp1;
  logic signed [20:0] tmp2;

  always_ff @ (posedge clk)
    if (rst) begin
      // Reset di x
      xn1 <= 11'b0;
      xn2 <= 11'b0;
      // Reset di y
      yn1 <= 11'b0;
      yn2 <= 11'b0;
// inizializzo l'uscita y per evitare che ci siano valori indefiniti all'inizio
      y <= 11'b0;
    end

    else begin
      // Registri x
      xn1 <= x;
      xn2 <= xn1;
      // Registri y
      yn1 <= y0;
      yn2 <= yn1;
      y <= y0;
    end

  always_comb begin
    t0 = x * b0;
    t1 = xn1 * b1;
    t2 = xn2 * b2;

    t3 = yn1 * ma1;
    t4 = yn2 * ma2;
    t_out = t0+t1+t2+t3+t4;
  end

  assign tmp1 = signed '(t_out [20:0]);
  assign tmp2 = tmp1 + round_const;
  assign y0 = signed '(tmp2 [20:10]);
```

```
\\iir

`timescale 1ns / 1ps
module iir (
  input  logic clk, rst,
  input  logic signed [10:0] x,
  output logic signed [10:0] z
);

  logic signed [10:0] in_reg1;
  logic signed [10:0] coll_reg;

  always_ff@(posedge clk) begin
    if(rst)
      in_reg1 <= 11'b0;
    else
      in_reg1 <= x;
  end

  iir_section1 section_1 (.clk(clk), .rst(rst), .x(in_reg1), .y(coll_reg));
  iir_section2 section_2 (.clk(clk), .rst(rst), .x(coll_reg), .y(z));

endmodule
```

```
\\iir_section2

                                                                = 12'sb000000101111;
                                                                = 12'sb111111110010;
                                                                = 12'sb000000101111;
                                                                = 12'sb011000001000;
                                                                = 12'sb110010001111;

                                                                d_const = 21'sb000000000001000000000;

                                                                10
                                                                 t4, t_out; //Q3.20
                                                                /Q1.10
```

2.

```
      // Reset di x
      xn1 <= 11'b0;
      xn2 <= 11'b0;
      // Reset di y
      yn1 <= 11'b0;
      yn2 <= 11'b0;
      y <= 11'b0;
// inizializzo l'uscita y per evitare che ci siano valori indefiniti all'inizio
```

```
\\fir

`timescale 1ns / 1ps

module fir (
  input  logic clk, rst,
  input  logic signed [11:0] p,
  output logic signed [11:0] q
);

  localparam logic signed [9:0] b0 = 10'sb0000010101; //Q0.10
  localparam logic signed [9:0] b1 = 10'sb0001000011; //Q0.10
  localparam logic signed [9:0] b2 = 10'sb0010101010; //Q0.10
  localparam logic signed [9:0] b3 = 10'sb0011111101; //Q0.10
  localparam logic signed [9:0] b4 = 10'sb0011111101; //Q0.10
  localparam logic signed [9:0] b5 = 10'sb0010101010; //Q0.10
  localparam logic signed [9:0] b6 = 10'sb0001000011; //Q0.10
  localparam logic signed [9:0] b7 = 10'sb0000010101; //Q0.10

  localparam logic signed [21:0] round_const = signed'({12'b0,1'b1, 9'b0});

  logic signed [11:0] p0, p1, p2, p3, p4, p5, p6, p7; //Q2.10
  logic signed [21:0] t0, t1, t2, t3, t4, t5, t6, t7; //Q2.20, uscite dei moltiplicatori

  logic signed [21:0] q0; //Q2.20, uscita del sommatore
  logic signed [11:0] q1; //Q2.10, uscita del rounding

  logic signed [21:0] tmp1;


  always_ff @ (posedge clk)
    if (rst) begin
      p0 <= 12'b0;
      p1 <= 12'b0;
      p2 <= 12'b0;
      p3 <= 12'b0;
      p4 <= 12'b0;
      p5 <= 12'b0;
      p6 <= 12'b0;
      p7 <= 12'b0;
      q  <= 12'b0;
    end
    else begin
      p0 <= p;
      p1 <= p0;
      p2 <= p1;
      p3 <= p2;
      p4 <= p3;
      p5 <= p4;
      p6 <= p5;
      p7 <= p6;
      q  <= q1;
    end

  always_comb begin
    t0 = p0*b0; //Q1.20
    t1 = p1*b1; //Q1.20
    t2 = p2*b2; //Q1.20
    t3 = p3*b3; //Q1.20
    t4 = p4*b4; //Q1.20
    t5 = p5*b5; //Q1.20
    t6 = p6*b6; //Q1.20
    t7 = p7*b7; //Q1.20
    q0 = t0+t1+t2+t3+t4+t5+t6+t7; //Q2.20
  end

  assign tmp1 = q0 + round_const; //Q2.20 -> Q2.10
  assign q1   = signed '(tmp1[21:10]); //Q2.10

endmodule
```

Frontend e backend del **blocco enfasi** (filtro FIR):



```
\\aso

`timescale 1ns / 1ps

module aso (
  input  logic clk, rst,
  input  logic signed [10:0] z,
  output logic signed [11:0] p
);

  localparam logic signed [21:0] round_const = signed'({12'b0,1'b1, 9'b0});

  logic signed [10:0] z0, z1, z2, z3, z4, t1; //Q1.10
  logic signed [21:0] t2; //Q2.20
  logic signed [11:0] p1; //Q2.10

  logic signed [21:0] tmp1;

  always_ff @ (posedge clk)
    if (rst) begin
      z0 <= 11'b0;
      z1 <= 11'b0;
      z2 <= 11'b0;
      z3 <= 11'b0;
      z4 <= 11'b0;
      p  <= 12'b0;
// inizializzo l'uscita p per evitare che ci siano valori indefiniti all'inizio
    end
    else begin
      z0 <= z;
      z1 <= z0;
      z2 <= z1;
      z3 <= z2;
      z4 <= z3;
      p  <= p1;
    end

  always_comb begin
    t1 = z0-z4;
    t2 = t1*z0;
  end

  assign tmp1 = t2 + round_const;
  assign p1 = signed'(tmp1[21:10]);


endmodule
```

```
\\enfasi


`timescale 1ns / 1ps
module enfasi (
  input  logic clk, rst,
  input  logic signed [10:0] z,
  output logic signed [11:0] q
);

logic signed [11:0] collegamento;

aso aso (.clk(clk), .rst(rst), .z(z), .p(collegamento));
fir fir (.clk(clk), .rst(rst), .p(collegamento), .q(q));

endmodule
```

3. Frontend e backend finale dei blocchi IIR, sintesi e detector:




```
\\fsm

`timescale 1ns/1ps
module fsm(input logic clk, rst,
          input logic signed [11:0] q, soglia,
          output logic spike);

typedef enum logic [2:0] {S0, S1, S2, S3, S4, Z2, Z3} stato_t;
stato_t stato_corrente, stato_futuro;

//localparam logic signed [11:0] soglia  = 12'sb000000000111; //7*10^-3
logic r;

always_comb
begin
    if (q>soglia)
        r = 1'b1;
    else
        r = 1'b0;
end

always_ff @ (posedge clk)
    if (rst)
        stato_corrente <= S0;
    else
        stato_corrente <= stato_futuro;

always_comb //in questo caso begin/end non è necessario visto che c'è solo il cas
  case (stato_corrente)
    S0: if (r==1'b1)
            stato_futuro = S1;
        else
            stato_futuro = S0;
    S1: if (r==1'b1)
            stato_futuro = S2;
        else
            stato_futuro = Z2;
    S2: if (r==1'b1)
            stato_futuro = S3;
        else
            stato_futuro = Z3;
    S3: if (r==1'b1)
            stato_futuro = S4;
        else
            stato_futuro = S4;
    S4: if (r==1'b1)
            stato_futuro = S4;
        else
            stato_futuro = S0;
    Z2: if (r==1'b1)
            stato_futuro = Z3;
        else
            stato_futuro = S0;
    Z3: if (r==1'b1)
            stato_futuro = S4;
        else
            stato_futuro = S0;
    default: stato_futuro = S0;
  endcase

assign spike = (stato_corrente==S4);

endmodule
```

```
\\ser_par

`timescale 1ns/1ps
module ser_par(
    input  logic clk, rst,         // Clock e Reset
    input  logic enable, din,      // Enable e ingresso seriale
    output logic signed [11:0] soglia // Uscita parallela signed Q2.10
);

logic signed [11:0] tmp;

// Shift register per caricare MSB first
always_ff @(posedge clk) begin
    if (rst)
        tmp <= 12'sb0;
        //soglia <= 12'b0;
    else if (enable)
        tmp [11:1] <= tmp [10:0]; //Shift a sinistra
        tmp [0] <= din;
 //soglia <= signed'({soglia[10:0],din});
//SHift a sinistra con casting per inserire din dal lato di LSB
end
assign soglia = tmp;
endmodule
```

```
\\detector

`timescale 1ns/1ps
module detector(input logic clk, rst,
                input logic enable, din,
                input logic signed [11:0] q,
                output logic spike);

logic signed [11:0] soglia; //variabile intermedia


ser_par ser_par (.clk(clk), .rst(rst), .enable(enable), .din(din), .soglia(soglia));
fsm fsm (.clk(clk), .rst(clk), .q(q), .soglia(soglia), .spike(spike));

endmodule
```

```
\\top

`timescale 1ns/1ps
module top (input logic clk, rst,
            input logic enable, din,
            input logic signed [10:0] x,
            output logic spike);

logic signed [10:0] z; //uscita filtro
logic signed [11:0] q; //uscita enfasi

iir blocco1 (.clk(clk), .rst(rst), .x(x), .z(z));
enfasi blocco2 (.clk(clk), .rst(rst), .z(z), .q(q));
detector blocco3 (.clk(clk), .rst(rst), .q(q), .din(din), .enable(enable), .spike(spike));

endmodule
```

Nel corso del progetto verranno richiamate più volte varie librerie:

- **NangateOpenCellLibrary_typical.lib**: è la libreria delle celle elementari (opensource) progettate con una tecnologia a 45nm
- **Constraints.sdc**: per caratterizzare il clock in termini di jitter, delay e carico
- **File.sv:** descrizione ad alto livello del circuito sequenziale e combinatorio
- **File.lef:** riporta le informazioni circa la dimensione, posizione dei pin delle celle standard e caratteristiche tecnologiche (es. distanza minima delle linee di metal, resistenza per unità di lunghezza ecc.) del blocco che descrive

2. Blocco IIR

2.1 Sintesi del blocco IIR

La sintesi permette di passare da una descrizione del filtro IIR "ad alto livello" (una descrizione Register Transfer Level, RTL) ad una versione funzionalmente uguale ma con una descrizione "a basso livello" detta anche netlist. La netlist non è altro che la descrizione del filtro attraverso una interconnessione di blocchi logici elementari appartenenti ad un'opportuna libreria.

- Avviamo il sintetizzatore *myosys* da terminale:

```
cad@Ubuntu:~$ cd progetto_2024/1-iir/backend/
cad@Ubuntu:~/progetto_2024/1-iir/backend$ myosys
Loading yosys, please wait...
Loading startup functions....
Startup functions loaded.
```

- Definiamo i moduli da sintetizzare *(iir_section1.sv*, *iir_section2.sv*, *iir.sv)*, il modulo top-level (*iir*), la libreria tecnologica (*.lib*) ed i constraints da imporre alla sintesi. Dopodiché ne leggiamo il

```
myosys> set VERILOGset VERILOG_FILES {src/iir_section1.sv  src/iir_section2.sv  src/iir.sv}
src/iir_section1.sv  src/iir_section2.sv  src/iir.sv
myosys> set TOP_MODULE iir
iir
myosys> set LIB_FILset LIB_FILE /vlsi/tech/nangate45/lib/NangateOpenCellLibrary_typical.lib
/vlsi/tech/nangate45/lib/NangateOpenCellLibrary_typical.lib
myosys> set CONSTRAset CONSTRAINTS_FILE ./src/constraints.sdc
./src/constraints.sdc
myosys> read_liberread_liberty $LIB_FILE
[INFO] Updated library direcory: _yosys.tmp/lib.txt
myosys> read_slang read_slang   {*}$VERILOG_FILES
Top level design units:
    iir

Build succeeded: 0 errors, 0 warnings
Found and reported 0 problems.
```

contenuto:

- Si effettua quindi una prima sintesi generica non riferita ad una specifica tecnologia, per poi effettuarne un'altra utilizzando però le celle di libreria caricate:

```
myosys> syn_genericsyn_generic $TOP_MODULE
Found and reported 0 problems.
[INFO] Intermediate synthesis results saved in file: _yosys.tmp/synth1.rtlil
myosys> syn_map $COsyn_map $CONSTRAINTS_FILE
[INFO] Processed library files.
[INFO] Nangate library file: /vlsi/tech/nangate45/lib/NangateOpenCellLibrary_typical.lib
Intermediate synthesis results saved in file: '_yosys.tmp/synth2.rtlil'
Slack     Area
7.798  6031.5
7.746  5466.5
7.570  4446.4
7.517  4154.1
6.600  3839.1
Found solution with positive slack and minum area: 5
slack: 6.600  area: 3839.1
[INFO] Saving netlist in '_yosys.tmp/final.v'
[INFO] Saving rtil in '_yosys.tmp/final.rtlil'
```

- Dopo aver effettuato la sintesi è possibile estrarre un primo report, sebbene molto approssimativo, relativo all'area occupata ed al timing:

- **Report Area**: qui troviamo il numero di collegamenti, tipo e numero di celle elementari utilizzate, con cui viene poi stimata l'area complessiva e l'area utilizzata per gli elementi sequenziali

```
myosys> report_area

=== iir ===

   Number of wires:               3096
   Number of wire bits:           3116
   Number of public wires:          81
   Number of public wire bits:     101
   Number of ports:                  4
   Number of port bits:             24
   Number of memories:               0
   Number of memory bits:            0
   Number of processes:              0
   Number of cells:               3015
     AND2_X1                       139
     AND3_X1                        39
     AOI211_X1                       7
     AOI21_X1                      261
     AOI221_X1                       6
     AOI22_X1                       21
     DFF_X1                         88
     INV_X1                        186
     MUX2_X1                         5
     NAND2_X1                      340
     NAND3_X1                       67
     NAND4_X1                        8
     NOR2_X1                       343
     NOR3_X1                        66
     NOR4_X1                         3
     OAI211_X1                      11
     OAI21_X1                      198
     OAI221_X1                       4
     OAI22_X1                       33
     OR2_X1                        107
     OR3_X1                         39
     OR4_X1                          1
     XNOR2_X1                      664
     XOR2_X1                       379

   Chip area for module '\iir': 3839.178000
     of which used for sequential elements: 397.936000 (10.37%)
```

  - **N° Celle utilizzate**: 3015
  - **Area totale:** 3839,17 .
  - **Area utilizzata per gli elementi sequenziali:** 397.936 µm² (10.37% dell'area totale)

- **Report Timing:** Qui viene stimato lo slack temporale del max path, questa è solo una primissa stima, che diventerà sempre più accurata man mano che si va avanti negli stadi di sviluppo

```
myosys> report_timing
Module name: iir
Startpoint: coll_reg[6]$_SDFF_PP0_
            (rising edge-triggered flip-flop clocked by my_clock)
Endpoint: z[10]$_SDFF_PP0_ (rising edge-triggered flip-flop clocked by my_clock)
Path Group: my_clock
Path Type: max

   Delay     Time   Description
---------------------------------------------------------
   0.000    0.000   clock my_clock (rise edge)
   0.000    0.000   clock network delay (ideal)
   0.000    0.000 ^ coll_reg[6]$_SDFF_PP0_/CK (DFF_X1)
   0.177    0.177 ^ coll_reg[6]$_SDFF_PP0_/Q (DFF_X1)
   0.092    0.269 ^ _3120_/Z (XOR2_X1)
   0.055    0.324 ^ _3121_/ZN (XNOR2_X1)
   0.050    0.374 ^ _3122_/ZN (XNOR2_X1)
   0.050    0.423 ^ _3123_/ZN (XNOR2_X1)
   0.062    0.485 ^ _3124_/Z (XOR2_X1)
   0.070    0.555 ^ _3125_/Z (XOR2_X1)
   0.065    0.620 ^ _3128_/Z (XOR2_X1)
   0.025    0.645 v _3165_/ZN (OAI21_X1)
   0.062    0.707 ^ _3299_/ZN (AOI21_X1)
   0.027    0.734 v _3358_/ZN (OAI21_X1)
   0.057    0.791 ^ _3359_/ZN (XNOR2_X1)
   0.051    0.842 ^ _3360_/ZN (XNOR2_X1)
   0.063    0.905 ^ _3361_/Z (XOR2_X1)
   0.050    0.955 ^ _3362_/ZN (XNOR2_X1)
   0.052    1.006 ^ _3365_/ZN (XNOR2_X1)
   0.080    1.086 ^ _3366_/Z (XOR2_X1)
   0.022    1.108 v _3402_/ZN (AOI21_X1)
   0.046    1.154 v _3437_/ZN (XNOR2_X1)
   0.064    1.217 v _3438_/Z (XOR2_X1)
   0.049    1.266 ^ _3439_/ZN (XNOR2_X1)
   0.064    1.329 ^ _3443_/Z (XOR2_X1)
   0.050    1.380 ^ _3444_/ZN (XNOR2_X1)
   0.063    1.442 ^ _3445_/Z (XOR2_X1)
   0.050    1.492 ^ _3446_/ZN (XNOR2_X1)
   0.063    1.555 ^ _3447_/Z (XOR2_X1)
   0.053    1.608 ^ _3448_/ZN (XNOR2_X1)
   0.092    1.700 ^ _3449_/Z (XOR2_X1)
   0.022    1.722 v _3463_/ZN (AOI21_X1)
   0.049    1.771 v _3517_/ZN (XNOR2_X1)
   0.058    1.829 ^ _3518_/ZN (XNOR2_X1)
   0.081    1.910 ^ _3519_/Z (XOR2_X1)
   0.066    1.975 ^ _3520_/Z (XOR2_X1)
   0.050    2.025 ^ _3521_/ZN (XNOR2_X1)
   0.068    2.093 ^ _3708_/Z (XOR2_X1)
   0.050    2.143 ^ _3728_/ZN (XNOR2_X1)
   0.057    2.200 ^ _3767_/ZN (XNOR2_X1)
   0.049    2.249 ^ _4157_/ZN (XNOR2_X1)
   0.049    2.298 ^ _4158_/ZN (XNOR2_X1)
```

...

```
   0.058    1.829 ^ _3518_/ZN (XNOR2_X1)
   0.081    1.910 ^ _3519_/Z (XOR2_X1)
   0.066    1.975 ^ _3520_/Z (XOR2_X1)
   0.050    2.025 ^ _3521_/ZN (XNOR2_X1)
   0.068    2.093 ^ _3708_/Z (XOR2_X1)
   0.050    2.143 ^ _3728_/ZN (XNOR2_X1)
   0.057    2.200 ^ _3767_/ZN (XNOR2_X1)
   0.049    2.249 ^ _4157_/ZN (XNOR2_X1)
   0.049    2.298 ^ _4158_/ZN (XNOR2_X1)
   0.046    2.344 ^ _4206_/ZN (XNOR2_X1)
   0.049    2.394 ^ _4207_/ZN (XNOR2_X1)
   0.046    2.439 ^ _4229_/ZN (XNOR2_X1)
   0.061    2.500 ^ _4230_/Z (XOR2_X1)
   0.054    2.554 ^ _4256_/ZN (XNOR2_X1)
   0.060    2.614 ^ _4297_/Z (XOR2_X1)
   0.071    2.685 ^ _4299_/Z (XOR2_X1)
   0.052    2.737 ^ _4329_/ZN (XNOR2_X1)
   0.049    2.787 ^ _4331_/ZN (XNOR2_X1)
   0.028    2.814 v _4448_/ZN (OAI21_X1)
   0.069    2.883 ^ _4454_/ZN (AOI221_X1)
   0.033    2.916 v _4455_/ZN (OAI21_X1)
   0.065    2.981 ^ _4456_/ZN (AOI21_X1)
   0.052    3.033 ^ _4523_/ZN (XNOR2_X1)
   0.032    3.065 v _4538_/ZN (NAND3_X1)
   0.098    3.163 v _4539_/ZN (OR3_X1)
   0.077    3.240 v _4597_/ZN (OR3_X1)
   0.035    3.275 v _4598_/ZN (AND3_X1)
   0.000    3.275 v z[10]$_SDFF_PP0_/D (DFF_X1)
            3.275   data arrival time

  10.000   10.000   clock my_clock (rise edge)
   0.000   10.000   clock network delay (ideal)
  -0.100    9.900   clock uncertainty
   0.000    9.900   clock reconvergence pessimism
            9.900 ^ z[10]$_SDFF_PP0_/CK (DFF_X1)
  -0.025    9.875   library setup time
            9.875   data required time
---------------------------------------------------------
            9.875   data required time
           -3.275   data arrival time
---------------------------------------------------------
            6.600   slack (MET)
```

- Si procede poi col salvare i vari report e la netlist estratta, che verrà utilizzata nelle fasi successive (questa fase è comune a tutti gli stadi che susseguono):

```
myosys> write_netlwrite_netlist results/iir_netlist.v
Verilog netlist saved in 'results/iir_netlist.v'
myosys> report_areareport_area   results/area_report.txt
Area report saved in file 'results/area_report.txt'
myosys> report_timreport_timing results/timing_report.txt
Report saved in file 'results/timing_report.txt'
```

2.2 Floorplanning

Qui inizia la fase di piazzamento. Il floorplanning è il primo step in cui vengono allocati (vengono decise le posizioni) i macroblocchi, blocchi di celle standard, terminali I/O, e linee di alimentazione e massa. L'obiettivo di questa fase è minimizzare l'area del chip e quindi anche i ritardi. Da questo processo in poi verrà sempre utilizzato il tool *OpenRoad* con supporto della *GUI* per la visualizzazione del chip.

- Si procede quindi col definire la regione in cui allocare il chip e quindi la definizione delle relative coordinate del *core* e *die*, espresse in µm:

```
openroad> initialize_floorplan -die_area {0 0 75 75} -core_area {0.5 0.5 74.5 74.5} -site FreePDK45_38x28_10R_NP_162NW_34O
[WARNING IFP-0028] Core area lower left (0.500, 0.500) snapped to (0.570, 1.400).
[INFO IFP-0001] Added 52 rows of 389 site FreePDK45_38x28_10R_NP_162NW_34O.
```


- Vengono piazzati i pin sul bordo del *die*:

```
openroad> place_pins -hor_layer metal3 -ver_layer metal2 -random
Found 0 macro blocks.
Using 2 tracks default min distance between IO pins.
[INFO PPL-0007] Random pin placement.
```

- Si prosegue quindi con l'inserimento su ogni riga di celle "particolari" che non hanno funzione logica ma sono indispensabili per realizzare i collegamenti di substrato

```
[INFO TAP-0004] Inserted 104 endcaps.
[INFO TAP-0005] Inserted 108 tapcells.
```

- Il floorplannig si conclude con il piazzamento delle linee di alimentazione e massa come segue;
    - Assegnazione dei nomi
    - Generazione delle linee di alimentazione
        - Scelta del *width*, *pith* e *offset*
        - Alimentazione orizzontale in metal 1 (collegate alle righe celle standard)
        - Alimentazione verticale in metal 6 (collegate alle linee di alimentazione orizzontali per ridurre la resistenza totale)



Layout del circuito integrato in cui si evidenzia la griglia di alimentazione, righe delle celle standard ed i punti (vie) di connessione tra i metalli

- Dopo aver realizzato il floorplanning è possibile avere una prima stima dell'area occupata dal filtro IIR a valle del posizionamento delle linee di alimentazione, e suddivisione e tecnologia dei livelli metal utilizzati. L'area occupata dal blocco IIR è pari al 72% di tutta l'area disponibile nel chip ed è pari a 3896

```
[INFO PDN-0001] Inserting grid: power_grid
Cell type report:
  Tap cell                          212
  Inverter                          186
  Sequential cell                    88
  Multi-Input combinational cell   2741
  Total                            3227

Cell instance report:
  AND2_X1                           139
  AND3_X1                            39
  AOI211_X1                           7
  AOI21_X1                          261
  AOI221_X1                           6
  AOI22_X1                           21
  DFF_X1                             88
  TAPCELL_X1                        212
  INV_X1                            186
  MUX2_X1                             5
  NAND2_X1                          340
  NAND3_X1                           67
  NAND4_X1                            8
  NOR2_X1                           343
  NOR3_X1                            66
  NOR4_X1                             3
  OAI211_X1                          11
  OAI21_X1                          198
  OAI221_X1                           4
  OAI22_X1                           33
  OR2_X1                            107
  OR3_X1                             39
  OR4_X1                              1
  XNOR2_X1                          664
  XOR2_X1                           379
Design area 3896 u^2 72% utilization.
```

- L'ultimo step è salvare il floorplan.odb realizzato che servirà nella prossima fase di sviluppo

2.3 Placement


L'abstract del layout ottenuto dal processo di floorplanning viene utilizzato in questa fase poiché esso informa sulla posizione delle linee di alimentazione e delle vie di collegamento in cui sono posizionati i terminali di ingresso e uscita della cella elementare:

- Vengono caricate e lette tutte le librerie descritte sopra oltre al layout ottenuto a valle del floorplanning
- La fase di placement inizia con un posizionamento di tipo "globale". Questo non è altro che un primo tentativo di posizionamento delle celle (posizionamento preliminare), iterato su più processi per raggiungere un densità target (data come input) con cui distribuire tutte le celle utilizzate. Lo scopo è ottenere una distribuzione uniforme della densità delle celle, minimizzare la lunghezza totale dei collegamenti ed in generale prepararsi al *detailed placement* (fase successiva):

```
openroad> global_placement -density 0.75
[INFO GPL-0002] DBU: 2000
[INFO GPL-0003] SiteSize: (  0.190  1.400 ) um
[INFO GPL-0004] CoreBBox: (  0.570  1.400 ) ( 74.480 74.200 ) um
[INFO GPL-0006] NumInstances:              3227
[INFO GPL-0007] NumPlaceInstances:         3015
[INFO GPL-0008] NumFixedInstances:          212
[INFO GPL-0009] NumDummyInstances:            0
[INFO GPL-0010] NumNets:                   3116
[INFO GPL-0011] NumPins:                   9844
[INFO GPL-0012] DieBBox:  (  0.000  0.000 ) ( 75.000 75.000 ) um
[INFO GPL-0013] CoreBBox: (  0.570  1.400 ) ( 74.480 74.200 ) um
[INFO GPL-0016] CoreArea:               5380.648 um^2
[INFO GPL-0017] NonPlaceInstsArea:        56.392 um^2
[INFO GPL-0018] PlaceInstsArea:         3839.178 um^2
[INFO GPL-0019] Util:                     72.107 %
[INFO GPL-0020] StdInstsArea:           3839.178 um^2
[INFO GPL-0021] MacroInstsArea:            0.000 um^2
[InitialPlace]  Iter: 1 CG residual: 0.00046609 HPWL: 19780600
[InitialPlace]  Iter: 2 CG residual: 0.00009468 HPWL: 19912149
[InitialPlace]  Iter: 3 CG residual: 0.00004673 HPWL: 19901171
[InitialPlace]  Iter: 4 CG residual: 0.00006046 HPWL: 19928126
[InitialPlace]  Iter: 5 CG residual: 0.00008766 HPWL: 19920671
[InitialPlace]  Iter: 6 CG residual: 0.00006427 HPWL: 19933127
[InitialPlace]  Iter: 7 CG residual: 0.00007438 HPWL: 19920832
[InitialPlace]  Iter: 8 CG residual: 0.00008023 HPWL: 19930829
[InitialPlace]  Iter: 9 CG residual: 0.00021889 HPWL: 19922586
```

...

```
[InitialPlace]  Iter: 10 CG residual: 0.00005252 HPWL: 19926836
[InitialPlace]  Iter: 11 CG residual: 0.00007514 HPWL: 19919715
[InitialPlace]  Iter: 12 CG residual: 0.00006291 HPWL: 19931291
[InitialPlace]  Iter: 13 CG residual: 0.00007631 HPWL: 19918138
[InitialPlace]  Iter: 14 CG residual: 0.00005664 HPWL: 19927036
[InitialPlace]  Iter: 15 CG residual: 0.00005911 HPWL: 19918810
[InitialPlace]  Iter: 16 CG residual: 0.00004413 HPWL: 19927362
[InitialPlace]  Iter: 17 CG residual: 0.00010820 HPWL: 19919618
[InitialPlace]  Iter: 18 CG residual: 0.00006756 HPWL: 19925327
[InitialPlace]  Iter: 19 CG residual: 0.00008183 HPWL: 19915655
[InitialPlace]  Iter: 20 CG residual: 0.00005185 HPWL: 19929048
[INFO GPL-0031] FillerInit:NumGCells:       3143
[INFO GPL-0032] FillerInit:NumGNets:        3116
[INFO GPL-0033] FillerInit:NumGPins:        9844
[INFO GPL-0023] TargetDensity:             0.750
[INFO GPL-0024] AvrgPlaceInstArea:         1.273 um^2
[INFO GPL-0025] IdealBinArea:              1.698 um^2
[INFO GPL-0026] IdealBinCnt:                3169
[INFO GPL-0027] TotalBinArea:           5380.648 um^2
[INFO GPL-0028] BinCnt:         32     32
[INFO GPL-0029] BinSize: (  2.310  2.275 )
[INFO GPL-0030] NumBins: 1024
[NesterovSolve] Iter:    1 overflow: 0.980 HPWL: 7233109
[NesterovSolve] Iter:   10 overflow: 0.965 HPWL: 6358615
[NesterovSolve] Iter:   20 overflow: 0.961 HPWL: 6553126
[NesterovSolve] Iter:   30 overflow: 0.959 HPWL: 6672546
[NesterovSolve] Iter:   40 overflow: 0.958 HPWL: 6716991
[NesterovSolve] Iter:   50 overflow: 0.956 HPWL: 6742029
[NesterovSolve] Iter:   60 overflow: 0.956 HPWL: 6778202
[NesterovSolve] Iter:   70 overflow: 0.955 HPWL: 6822400
[NesterovSolve] Iter:   80 overflow: 0.955 HPWL: 6867069
[NesterovSolve] Iter:   90 overflow: 0.954 HPWL: 6917678
[NesterovSolve] Iter:  100 overflow: 0.953 HPWL: 6987065
[NesterovSolve] Iter:  110 overflow: 0.951 HPWL: 7095647
[NesterovSolve] Iter:  120 overflow: 0.946 HPWL: 7272903
[NesterovSolve] Iter:  130 overflow: 0.943 HPWL: 7566437
[NesterovSolve] Iter:  140 overflow: 0.939 HPWL: 8063190
[NesterovSolve] Iter:  150 overflow: 0.926 HPWL: 8847671
[NesterovSolve] Iter:  160 overflow: 0.908 HPWL: 9885918
[NesterovSolve] Iter:  170 overflow: 0.884 HPWL: 11043413
[NesterovSolve] Iter:  180 overflow: 0.856 HPWL: 12221335
[NesterovSolve] Iter:  190 overflow: 0.830 HPWL: 13422841
[NesterovSolve] Iter:  200 overflow: 0.794 HPWL: 14693950
[NesterovSolve] Iter:  210 overflow: 0.757 HPWL: 15984064
[NesterovSolve] Iter:  220 overflow: 0.717 HPWL: 17346446
[NesterovSolve] Iter:  230 overflow: 0.668 HPWL: 18800537
[NesterovSolve] Iter:  240 overflow: 0.623 HPWL: 20155632
[NesterovSolve] Iter:  250 overflow: 0.576 HPWL: 21600511
[NesterovSolve] Iter:  260 overflow: 0.526 HPWL: 22980223
[NesterovSolve] Iter:  270 overflow: 0.477 HPWL: 24312083
[NesterovSolve] Iter:  370 overflow: 0.139 HPWL: 28043898
[NesterovSolve] Iter:  380 overflow: 0.121 HPWL: 28124804
[NesterovSolve] Iter:  390 overflow: 0.105 HPWL: 28215607
[NesterovSolve] Finished with Overflow: 0.099365
```



Layout del chip a valle del placement globale delle celle standard. Si evidenzia la distribuzione non ordinata e sovrapposta delle celle.

- Il processo di *global placement*, seppur approssimativo (non rispetta infatti l'allocazione sulle linee con molte sovrapposizioni), permette di avere una prima stima della lunghezza delle interconnessioni.

- Stimare la lunghezza delle interconnessioni significa anche valutare i parametri parassiti di resistenza e capacità, permettendo così di identificare eventuali problemi di timing, come le setup/hold violations, già nelle fasi iniziali del design. Oltre al calcolo dei parametri parassiti, è essenziale considerare il clock con i suoi ritardi reali.
- A questo punto, è possibile eseguire l'analisi statica del timing per verificare il rispetto dei vincoli temporali:
    - Vincolo di setup: Il report da come risultato uno *slack* positivo di 6.462 ns, c'è quindi un margine notevole anche per la fase di routing successiva.
    - Vincolo di hold: Il vincolo di hold invece è molto più stringente, con uno slack di 0.036 ns diventa necessario assicurarsi che la successiva fase di routing possa essere effettuata senza problemi. Ossia, non avremmo problemi a rispettare questo vincolo di timing.

Report vincolo di setup

```
Startpoint: coll_reg[6]$_SDFF_PP0_
          (rising edge-triggered flip-flop clocked by my_clock)
Endpoint: z[10]$_SDFF_PP0_ (rising edge-triggered flip-flop clocked by my_clock)
Path Group: my_clock
Path Type: max

     Cap    Delay     Time   Description
---------------------------------------------------------
           0.000    0.000   clock my_clock (rise edge)
           0.000    0.000   clock source latency
  83.569   0.202    0.202 ^ clk (in)
           0.000    0.202 ^ coll_reg[6]$_SDFF_PP0_/CK (DFF_X1)
  43.633   0.203    0.405 ^ coll_reg[6]$_SDFF_PP0_/Q (DFF_X1)
  10.957   0.105    0.510 ^ _3120_/Z (XOR2_X1)
   4.507   0.057    0.567 ^ _3121_/ZN (XNOR2_X1)
   4.458   0.051    0.618 ^ _3122_/ZN (XNOR2_X1)
   4.382   0.051    0.669 ^ _3123_/ZN (XNOR2_X1)
   4.223   0.063    0.732 ^ _3124_/Z (XOR2_X1)
   5.954   0.072    0.804 ^ _3125_/Z (XOR2_X1)
   4.432   0.067    0.870 ^ _3128_/Z (XOR2_X1)
   3.915   0.026    0.896 v _3165_/ZN (OAI21_X1)
   8.695   0.069    0.965 ^ _3299_/ZN (AOI21_X1)
   2.431   0.028    0.993 v _3358_/ZN (OAI21_X1)
   7.187   0.064    1.057 ^ _3359_/ZN (XNOR2_X1)
   4.167   0.053    1.110 ^ _3360_/ZN (XNOR2_X1)
   4.314   0.063    1.173 ^ _3361_/Z (XOR2_X1)
   4.081   0.050    1.223 ^ _3362_/ZN (XNOR2_X1)
   5.174   0.052    1.276 ^ _3365_/ZN (XNOR2_X1)
   8.160   0.084    1.359 ^ _3366_/Z (XOR2_X1)
   2.235   0.022    1.382 v _3402_/ZN (AOI21_X1)
   4.063   0.046    1.428 v _3437_/ZN (XNOR2_X1)
   4.310   0.065    1.493 v _3438_/Z (XOR2_X1)
   4.169   0.050    1.543 ^ _3439_/ZN (XNOR2_X1)
   4.457   0.065    1.608 ^ _3443_/Z (XOR2_X1)
   4.471   0.051    1.659 ^ _3444_/ZN (XNOR2_X1)
   4.457   0.064    1.724 ^ _3445_/Z (XOR2_X1)
   4.227   0.051    1.774 ^ _3446_/ZN (XNOR2_X1)
   4.313   0.063    1.838 ^ _3447_/Z (XOR2_X1)
   5.187   0.053    1.891 ^ _3448_/ZN (XNOR2_X1)
  10.299   0.095    1.985 ^ _3449_/Z (XOR2_X1)
   2.237   0.023    2.008 v _3463_/ZN (AOI21_X1)
   5.130   0.049    2.058 v _3517_/ZN (XNOR2_X1)
   6.257   0.061    2.119 ^ _3518_/ZN (XNOR2_X1)
   7.708   0.083    2.202 ^ _3519_/Z (XOR2_X1)
   4.312   0.067    2.268 ^ _3520_/Z (XOR2_X1)
   4.152   0.051    2.319 ^ _3521_/ZN (XNOR2_X1)
   5.479   0.069    2.388 ^ _3708_/Z (XOR2_X1)
   3.635   0.050    2.438 ^ _3728_/ZN (XNOR2_X1)
   7.919   0.058    2.497 ^ _3767_/ZN (XNOR2_X1)
   2.780   0.050    2.546 ^ _4157_/ZN (XNOR2_X1)
   5.635   0.052    2.598 ^ _4158_/ZN (XNOR2_X1)
   2.716   0.048    2.646 ^ _4206_/ZN (XNOR2_X1)
   5.233   0.051    2.697 ^ _4207_/ZN (XNOR2_X1)
   2.433   0.047    2.744 ^ _4229_/ZN (XNOR2_X1)
   4.443   0.062    2.806 ^ _4230_/Z (XOR2_X1)
   6.397   0.056    2.862 ^ _4256_/ZN (XNOR2_X1)
   3.615   0.062    2.924 ^ _4297_/Z (XOR2_X1)
   6.148   0.073    2.997 ^ _4299_/Z (XOR2_X1)
   4.417   0.053    3.050 ^ _4329_/ZN (XNOR2_X1)
   4.085   0.050    3.100 ^ _4331_/ZN (XNOR2_X1)
   5.939   0.030    3.129 v _4448_/ZN (OAI21_X1)
   4.921   0.075    3.205 ^ _4454_/ZN (AOI221_X1)
   4.996   0.038    3.243 v _4455_/ZN (OAI21_X1)
   8.492   0.072    3.315 ^ _4456_/ZN (AOI21_X1)
   3.603   0.054    3.369 ^ _4523_/ZN (XNOR2_X1)
   5.739   0.036    3.405 v _4538_/ZN (NAND3_X1)
   7.128   0.099    3.504 v _4539_/ZN (OR3_X1)
   0.971   0.077    3.581 v _4597_/ZN (OR3_X1)
   2.378   0.038    3.619 v _4598_/ZN (AND3_X1)
           0.000    3.619 v z[10]$_SDFF_PP0_/D (DFF_X1)
                    3.619   data arrival time

          10.000   10.000   clock my_clock (rise edge)
           0.000   10.000   clock source latency
  83.569   0.202   10.202 ^ clk (in)
           0.000   10.202 ^ z[10]$_SDFF_PP0_/CK (DFF_X1)
          -0.100   10.102   clock uncertainty
           0.000   10.102   clock reconvergence pessimism
          -0.020   10.082   library setup time
                   10.082   data required time
---------------------------------------------------------
                   10.082   data required time
                   -3.619   data arrival time
---------------------------------------------------------
                    6.462   slack (MET)
```

Report vincolo di hold

```
Startpoint: section_1.xn1[8]$_SDFF_PP0_
          (rising edge-triggered flip-flop clocked by my_clock
Endpoint: section_1.xn2[8]$_SDFF_PP0_
          (rising edge-triggered flip-flop clocked by my_clock)
Path Group: my_clock
Path Type: min

   Delay     Time   Description
---------------------------------------------------------
   0.000    0.000   clock my_clock (rise edge)
   0.000    0.000   clock source latency
   0.282    0.282 ^ clk (in)
   0.000    0.282 ^ section_1.xn1[8]$_SDFF_PP0_/CK (DFF_X1)
   0.116    0.398 v section_1.xn1[8]$_SDFF_PP0_/Q (DFF_X1)
   0.021    0.419 ^ _4640_/ZN (INV_X1)
   0.009    0.428 v _4641_/ZN (NOR2_X1)
   0.000    0.428 v section_1.xn2[8]$_SDFF_PP0_/D (DFF_X1)
             0.428   data arrival time

   0.000    0.000   clock my_clock (rise edge)
   0.000    0.000   clock source latency
   0.282    0.282 ^ clk (in)
   0.000    0.282 ^ section_1.xn2[8]$_SDFF_PP0_/CK (DFF_X1)
   0.100    0.302   clock uncertainty
   0.000    0.302   clock reconvergence pessimism
   0.010    0.312   library hold time
             0.312   data required time
---------------------------------------------------------
             0.312   data required time
            -0.428   data arrival time
---------------------------------------------------------
             0.036   slack (MET)
```

- Il report sul vincolo di hold ci suggerisce la necessità di inserire dei buffer in modo da avere uno slack maggiore, che ci assicuri sul fatto che il vincolo di hold venga rispettato anche dopo il routing:

```
[INFO RSZ-0046] Found 51 endpoints with hold violations.
Iteration | Resized | Buffers | Cloned Gates |   WNS   |   TNS   | Endpoint
-------------------------------------------------------------------------------
        0 |       0 |       0 |            0 |   0.036 |   0.000 | section_1.xn2\[8\]$_SDFF_PP0_/D
    final |       0 |      96 |            0 |   0.100 |   0.000 | section_1.xn2\[4\]$_SDFF_PP0_/D
-------------------------------------------------------------------------------
[INFO RSZ-0032] Inserted 96 hold buffers.
```

- Dopo aver inserito i buffer, si rieffettua la verifica sul tempo di hold e si osserva che effettivamente lo slack è aumentato, passando da 0.036 ns a 0.1ns .

```
Startpoint: section_1.t1[4]$_SDFF_PP0_
            (rising edge-triggered flip-flop clocked by my_clock)
Endpoint: section_1.xn2[4]$_SDFF_PP0_
            (rising edge-triggered flip-lop clocked by my_clock)
Path Group: my_clock
Path Type: min

   Delay     Time   Description
---------------------------------------------------------
   0.000    0.000   clock my_clock (rise edge)
   0.000    0.000   clock source latency
   0.202    0.202 ^ clk (in)
   0.000    0.202 ^ section_1.t1[4]$_SDFF_PP0_/CK (DFF_X1)
   0.113    0.315 v section_1.t1[4]$_SDFF_PP0_/Q (DFF_X1)
   0.033    0.348 v hold27/Z (CLKBUF_X1)
   0.024    0.371 ^ _4648_/ZN (INV_X1)
   0.033    0.404 ^ hold28/Z (CLKBUF_X1)
   0.008    0.413 v _4649_/ZN (NOR2_X1)
   0.000    0.413 v section_1.xn2[4]$_SDFF_PP0_/D (DFF_X1)
            0.413   data arrival time

   0.000    0.000   clock my_clock (rise edge)
   0.000    0.000   clock source latency
   0.202    0.202 ^ clk (in)
   0.000    0.202 ^ section_1.xn2[4]$_SDFF_PP0_/CK (DFF_X1)
   0.100    0.302   clock uncertainty
   0.000    0.302   clock reconvergence pessimism
   0.010    0.312   library hold time
            0.312   data required time
---------------------------------------------------------
            0.312   data required time
           -0.413   data arrival time
---------------------------------------------------------
            0.100   slack (MET)
```

- Si prosegue quindi con il *detailed placement*, in cui si chiede al tool di posizionare (o meglio spostare) le celle entro un raggio di 20 µm rispetto alla posizione approssimativa stabilita dal global placement. Il report fornisce un parametro denominato HPWL (half paramiter wirelength) che rappresenta una stima di quella che sarà la lunghezza complessiva dei futuri collegamenti (tanto minore HPWL, tanto migliore il placement). Migliorando la posizionando le celle nelle righe ed evitando sovrapposizioni, si è “liberato” più spazio per eventuali future connessioni, il detailed place ha migliorato il layout:

```
Placement Analysis
---------------------------------
total displacement       3508.7 u
average displacement        1.1 u
max displacement            4.2 u
original HPWL           14802.5 u
legalized HPWL          18526.3 u
delta HPWL                   25 %


[INFO DPL-0020] Mirrored 1395 instances
[INFO DPL-0021] HPWL before           18526.3 u
[INFO DPL-0022] HPWL after            18010.4 u
[INFO DPL-0023] HPWL delta               -2.8 %
Detailed placement improvement.
Importing netlist into detailed improver.
```

- È Possibile migliorare ulteriormente il placement ruotando di alcune celle per poi tentare un nuovo spostamento
- Si procede a questo punto al salvataggio del *placement.odb* utilizzato per effettuare la sintesi dell’albero di clock nella prossima fase

2.4 Generazione dell'albero di clock

- Dopo il caricamento dei files di libreria si procede al caricamento del floorplan salvato in precedenza
- Si genere il clock, o meglio, la rete di distribuzione del clock. Al comando di sintesi vengono forniti una serie di buffer disponibili con diversa dimensione. I buffer servono per amplificare il segnale di clock e ridurre il ritardo di propagazione
  La sintesi del clock evidenzia i seguenti aspetti:
  - Scelta dei buffer
  - Numero di sink in cui il clock deve essere distribuito. In questo scenario ci sono 88 sink.
  - Topologia del clock, in questo caso si utilizza una struttura ad albero *H-Tree*
  - Posizione e struttura gerarchica della distruzione del clock all'interno del chip

```
openroad> clock_tree_synthesis -buf_list {BUF_X8 BUF_X4 BUF_X2 BUF_X1} -root_buf BUF_X8
[INFO CTS-0050] Root buffer is BUF_X8.
[INFO CTS-0051] Sink buffer is BUF_X8.
[INFO CTS-0052] The following clock buffers will be used for CTS:
                BUF_X1
                BUF_X2
                BUF_X4
                BUF_X8
[INFO CTS-0049] Characterization buffer is BUF_X8.
[INFO CTS-0007] Net "clk" found for clock "my_clock".
[INFO CTS-0010]  Clock net "clk" has 88 sinks.
[INFO CTS-0008] TritonCTS found 1 clock nets.
[INFO CTS-0097] Characterization used 4 buffer(s) types.
[INFO CTS-0200] 0 placement blockages have been identified.
[INFO CTS-0201] 0 placed hard macros will be treated like blockages.
[INFO CTS-0027] Generating H-Tree topology for net clk.
[INFO CTS-0028]  Total number of sinks: 88.
[INFO CTS-0030]  Number of static layers: 0.
[INFO CTS-0020]  Wire segment unit: 14000  dbu (7 um).
[INFO CTS-0023]  Original sink region: [(4750, 4030), (145350, 147170)].
[INFO CTS-0024]  Normalized sink region: [(0.339286, 0.287857), (10.3821, 10.5121)].
[INFO CTS-0025]     Width:  10.0429.
[INFO CTS-0026]     Height: 10.2243.
 Level 1
    Direction: Vertical
    Sinks per sub-region: 44
    Sub-region size: 10.0429 X 5.1121
[INFO CTS-0034]     Segment length (rounded): 2.
 Level 2
    Direction: Horizontal
    Sinks per sub-region: 22
    Sub-region size: 5.0214 X 5.1121
[INFO CTS-0034]     Segment length (rounded): 2.
 Level 3
[INFO CTS-0034]     Segment length (rounded): 2.
 Level 3
    Direction: Vertical
    Sinks per sub-region: 11
    Sub-region size: 5.0214 X 2.5561
[INFO CTS-0034]     Segment length (rounded): 1.
[INFO CTS-0032]  Stop criterion found. Max number of sinks is 15.
[INFO CTS-0035]  Number of sinks covered: 88.
[INFO CTS-0018]     Created 9 clock buffers.
[INFO CTS-0012]     Minimum number of buffers in the clock path: 2.
[INFO CTS-0013]     Maximum number of buffers in the clock path: 2.
[INFO CTS-0015]     Created 9 clock nets.
[INFO CTS-0016]     Fanout distribution for the current clock = 8:1, 9:3, 12:2, 13:1, 16:1..
[INFO CTS-0017]     Max level of the clock tree: 3.
[INFO CTS-0098] Clock net "clk"
[INFO CTS-0099]  Sinks 95
[INFO CTS-0100]  Leaf buffers 0
[INFO CTS-0101]  Average sink wire length 104.51 um
[INFO CTS-0102]  Path depth 2 - 2
[INFO CTS-0207]  Leaf load cells 7
```



Dalla GUI si evidenzia la rete di distribuzione del clock, l'utilizzo dei buffer per livello, ed il perfetto bilanciamento. Infatti, in questa fase, mancando le informazioni relative ai ritardi introdotti dalle interconnessioni, l'albero di clock è perfettamente bilanciato e lo skew che viene riportato è esclusivamente quello legato alla clock uncertainty definita nel file di constraints.

- È possibile ricorrere a strumenti di report per approfondire gli effetti del clock come il *report_cts* (numero di buffer e di sinks), *report_clock_latency* & *skew* (ritardo complessivo e skew):

```
openroad> report_cts
[INFO CTS-0003] Total number of Clock Roots: 1.
[INFO CTS-0004] Total number of Buffers Inserted: 9.
[INFO CTS-0005] Total number of Clock Subnets: 9.
[INFO CTS-0006] Total number of Sinks: 88.
openroad> report_clock_latency
Clock my_clock
rise -> rise
    min     max
   0.00    0.00 source latency
   0.08         network latency in_reg1[1]$_SDFF_PP0_/CK
           0.08 network latency in_reg1[10]$_SDFF_PP0_/CK
---------------
   0.08    0.08 latency
           0.00 skew

fall -> fall
    min     max
   0.00    0.00 source latency
   0.07         network latency in_reg1[1]$_SDFF_PP0_/CK
           0.07 network latency in_reg1[10]$_SDFF_PP0_/CK
---------------
   0.07    0.07 latency
           0.00 skew


openroad> report_clock_skew
Clock my_clock
   0.08 source latency coll_reg[4]$_SDFF_PP0_/CK ^
  -0.08 target latency section_1.yn2[4]$_SDFF_PP0_/CK ^
   0.10 clock uncertainty
   0.00 CRPR
```

- Dopo aver generato l'albero di clock e legalizzato il placement, è necessario verificare nuovamente lo slack sul tempo di hold, ripetendo quindi i passi visti in precedenza.
  - **1° report vincolo di hold**: lo slack sul tempo di hold si è ridotto, ora è pari a 1ps. Vengono quindi inseriti 27 buffer per aumentare lo slack.

```
Startpoint: in_reg1[3]$_SDFF_PP0_
            (rising edge-triggered flip-flop clocked by my_clock)
Endpoint: section_1.t1[3]$_SDFF_PP0_
          (rising edge-triggered flip-flop clocked by my_clock)
Path Group: my_clock
Path Type: min

   Delay     Time   Description
---------------------------------------------------------
   0.000    0.000   clock my_clock (rise edge)
   0.000    0.000   clock source latency
   0.017    0.017 ^ clk (in)
   0.037    0.054 ^ clkbuf_0_clk/Z (BUF_X8)
   0.025    0.079 ^ clkbuf_3_7__f_clk/Z (BUF_X8)
   0.000    0.079 ^ in_reg1[3]$_SDFF_PP0_/CK (DFF_X1)
   0.103    0.181 v in_reg1[3]$_SDFF_PP0_/Q (DFF_X1)
   0.044    0.226 v hold47/Z (CLKBUF_X1)
   0.026    0.251 ^ _4671_/ZN (INV_X1)
   0.011    0.263 v _4672_/ZN (NOR2_X1)
   0.000    0.263 v section_1.t1[3]$_SDFF_PP0_/D (DFF_X1)
            0.263   data arrival time

   0.000    0.000   clock my_clock (rise edge)
   0.000    0.000   clock source latency
   0.017    0.017 ^ clk (in)
   0.037    0.054 ^ clkbuf_0_clk/Z (BUF_X8)
   0.025    0.079 ^ clkbuf_3_0__f_clk/Z (BUF_X8)
   0.000    0.079 ^ section_1.t1[3]$_SDFF_PP0_/CK (DFF_X1)
   0.100    0.179   clock uncertainty
   0.000    0.179   clock reconvergence pessimism
   0.003    0.182   library hold time
            0.182   data required time
---------------------------------------------------------
            0.182   data required time
           -0.263   data arrival time
---------------------------------------------------------
            0.081   slack (MET)


[INFO RSZ-0046] Found 27 endpoints with hold violations.
Iteration | Resized | Buffers | Cloned Gates |   WNS   |   TNS   | Endpoint
-------------------------------------------------------------------------------
        0 |       0 |       0 |            0 |   0.081 |   0.000 | section_1.t1\[3\]$_SDFF_PP0_/D
    final |       0 |      27 |            0 |   0.102 |   0.000 | section_1.yn2\[5\]$_SDFF_PP0_/D
-------------------------------------------------------------------------------
[INFO RSZ-0032] Inserted 27 hold buffers.
```

  - **2° report vincolo di hold:** L'inserimento dei buffer ha migliorato il vincolo sul tempo di hold, portandolo a 102 ps.

```
Startpoint: coll_reg[5]$_SDFF_PP0_
            (rising edge-triggered flip-flop clocked by my_clock)
Endpoint: section_1.yn2[5]$_SDFF_PP0_
          (rising edge-triggered flip-flop clocked by my_clock)
Path Group: my_clock
Path Type: min

   Delay     Time   Description
---------------------------------------------------------
   0.000    0.000   clock my_clock (rise edge)
   0.000    0.000   clock source latency
   0.017    0.017 ^ clk (in)
   0.037    0.054 ^ clkbuf_0_clk/Z (BUF_X8)
   0.025    0.079 ^ clkbuf_3_1__f_clk/Z (BUF_X8)
   0.000    0.079 ^ coll_reg[5]$_SDFF_PP0_/CK (DFF_X1)
   0.120    0.199 v coll_reg[5]$_SDFF_PP0_/Q (DFF_X1)
   0.041    0.240 v hold87/Z (CLKBUF_X1)
   0.032    0.271 ^ _3118_/ZN (INV_X1)
   0.013    0.284 v _4630_/ZN (NOR2_X1)
   0.000    0.284 v section_1.yn2[5]$_SDFF_PP0_/D (DFF_X1)
            0.284   data arrival time

   0.000    0.000   clock my_clock (rise edge)
   0.000    0.000   clock source latency
   0.017    0.017 ^ clk (in)
   0.037    0.054 ^ clkbuf_0_clk/Z (BUF_X8)
   0.025    0.078 ^ clkbuf_3_6__f_clk/Z (BUF_X8)
   0.000    0.078 ^ section_1.yn2[5]$_SDFF_PP0_/CK (DFF_X1)
   0.100    0.178   clock uncertainty
   0.000    0.178   clock reconvergence pessimism
   0.003    0.182   library hold time
            0.182   data required time
---------------------------------------------------------
            0.182   data required time
           -0.284   data arrival time
---------------------------------------------------------
            0.102   slack (MET)
```

- Concludiamo questa fase legalizzando nuovamente il piazzamento per poi salvare il progetto in vista della successiva fase di routing

```
Placement Analysis
---------------------------------
total displacement        208.9 u
average displacement        0.1 u
max displacement            4.1 u
original HPWL           16784.3 u
legalized HPWL          17442.4 u
delta HPWL                  4 %

Detailed placement improvement.
Importing netlist into detailed improver.
[INFO DPO-0100] Creating network with 3366 cells, 24 terminals, 3248 edges, 10115 pins, and 0 blockages.
[INFO DPO-0109] Network stats: inst 3390, edges 3248, pins 10115
[INFO DPO-0110] Number of regions is 1
[INFO DPO-0401] Setting random seed to 1.
[INFO DPO-0402] Setting maximum displacement 10 10 to 28000 28000 units.
[INFO DPO-0320] Collected 236 fixed cells.
[INFO DPO-0318] Collected 3154 single height cells.
[INFO DPO-0321] Collected 0 wide cells.
[INFO DPO-0322] Image (1140, 2800) - (148960, 148400)
[INFO DPO-0310] Assigned 3154 cells into segments.  Movement in X-direction is 0.000000, movement in Y-direction is 0.000000.
[INFO DPO-0313] Found 0 cells in wrong regions.
[INFO DPO-0315] Found 0 row alignment problems.
[INFO DPO-0314] Found 0 site alignment problems.
[INFO DPO-0311] Found 0 overlaps between adjacent cells.
[INFO DPO-0312] Found 0 edge spacing violations and 0 padding violations.
[INFO DPO-0303] Running algorithm for independent set matching.
[INFO DPO-0300] Set matching objective is wirelength.
[INFO DPO-0301] Pass   1 of matching; objective is 3.492070e+07.
[INFO DPO-0302] End of matching; objective is 3.483412e+07, improvement is 0.25 percent.
[INFO DPO-0303] Running algorithm for global swaps.
[INFO DPO-0306] Pass   1 of global swaps; hpwl is 3.442948e+07.
[INFO DPO-0306] Pass   2 of global swaps; hpwl is 3.435246e+07.
[INFO DPO-0307] End of global swaps; objective is 3.435246e+07, improvement is 1.38 percent.
[INFO DPO-0303] Running algorithm for vertical swaps.
[INFO DPO-0308] Pass   1 of vertical swaps; hpwl is 3.431110e+07.
[INFO DPO-0309] End of vertical swaps; objective is 3.431110e+07, improvement is 0.12 percent.
[INFO DPO-0303] Running algorithm for reordering.
[INFO DPO-0304] Pass   1 of reordering; objective is 3.409221e+07.
[INFO DPO-0305] End of reordering; objective is 3.409221e+07, improvement is 0.64 percent.
[INFO DPO-0303] Running algorithm for random improvement.
[INFO DPO-0324] Random improver is using displacement generator.
[INFO DPO-0325] Random improver is using hpwl objective.
[INFO DPO-0326] Random improver cost string is (a).
[INFO DPO-0332] End of pass, Generator displacement called 63080 times.
[INFO DPO-0335] Generator displacement, Cumulative attempts 63080, swaps 39325, moves 22248 since last reset.
[INFO DPO-0333] End of pass, Objective hpwl, Initial cost 3.409221e+07, Scratch cost 3.392014e+07, Incremental cost 3.392014e+07, Mismatch? N
[INFO DPO-0338] End of pass, Total cost is 3.392014e+07.
[INFO DPO-0327] Pass   1 of random improver; improvement in cost is 0.50 percent.
[INFO DPO-0328] End of random improver; improvement is 0.504734 percent.
[INFO DPO-0380] Cell flipping.
[INFO DPO-0382] Changed 1556 cell orientations for row compatibility.
[INFO DPO-0383] Performed 1195 cell flips.
[INFO DPO-0384] End of flipping; objective is 3.371784e+07, improvement is 0.60 percent.
[INFO DPO-0313] Found 0 cells in wrong regions.
[INFO DPO-0315] Found 0 row alignment problems.
[INFO DPO-0314] Found 0 site alignment problems.
[INFO DPO-0311] Found 0 overlaps between adjacent cells.
[INFO DPO-0312] Found 0 edge spacing violations and 0 padding violations.
Detailed Improvement Results
---------------------------------------
Original HPWL           17442.4 u
Final HPWL              16493.5 u
Delta HPWL                 -5.4 %

[DEBUG GUI-qt] [heap]  0
```

2.5 Routing

- In questa fase, oltre al caricamento dei files di libreria ed al *cts.odb* salvato in precedenza, vengono definiti i livelli di metal da usare per completare il routing del progetto:

```
openroad> set_routing_layers -signal metal1-metal5 -clock metal1-metal4
```

- Anche in questa fase, così come nel placement, si prosegue in due step:
  - **Global routing**:
    - 1° tentativo di collegamento tra i vari pin

```
openroad> global_route -verbose
[INFO GRT-0020] Min routing layer: metal1
[INFO GRT-0021] Max routing layer: metal5
[INFO GRT-0022] Global adjustment: 0%
[INFO GRT-0023] Grid origin: (0, 0)
[INFO GRT-0043] No OR_DEFAULT vias defined.
[INFO GRT-0088] Layer metal1  Track-Pitch = 0.1400  line-2-Via Pitch: 0.1350
[INFO GRT-0088] Layer metal2  Track-Pitch = 0.1900  line-2-Via Pitch: 0.1400
[INFO GRT-0088] Layer metal3  Track-Pitch = 0.1400  line-2-Via Pitch: 0.1400
[INFO GRT-0088] Layer metal4  Track-Pitch = 0.2800  line-2-Via Pitch: 0.2800
[INFO GRT-0088] Layer metal5  Track-Pitch = 0.2800  line-2-Via Pitch: 0.2800
[INFO GRT-0019] Found 10 clock nets.
[INFO GRT-0001] Minimum degree: 2
[INFO GRT-0002] Maximum degree: 54
[INFO GRT-0003] Macros: 0
[INFO GRT-0043] No OR_DEFAULT vias defined.
[INFO GRT-0004] Blockages: 12302

[INFO GRT-0053] Routing resources analysis:
           Routing      Original      Derated      Resource
Layer      Direction    Resources     Resources    Reduction (%)
-------------------------------------------------------------
metal1     Horizontal       18725          9382          49.90%
metal2     Vertical         13720         12963           5.52%
metal3     Horizontal       18725         18087           3.41%
metal4     Vertical          8750          8237           5.86%
metal5     Horizontal        8750          8397           4.03%
-------------------------------------------------------------

[INFO GRT-0197] Via related to pin nodes: 7573
[INFO GRT-0198] Via related Steiner nodes: 157
[INFO GRT-0199] Via filling finished.
[INFO GRT-0111] Final number of vias: 8805
[INFO GRT-0112] Final usage 3D: 35144

[INFO GRT-0096] Final congestion report:
Layer         Resource        Demand        Usage (%)    Max H / Max V / Total Overflow
-------------------------------------------------------------------------------------
metal1            9382          3588           38.24%             0 /  0 /  0
metal2           12963          3582           27.63%             0 /  0 /  0
metal3           18087          1557            8.61%             0 /  0 /  0
metal4            8237             2            0.02%             0 /  0 /  0
metal5            8397             0            0.00%             0 /  0 /  0
-------------------------------------------------------------------------------------
Total            57066          8729           15.30%             0 /  0 /  0

[INFO GRT-0018] Total wirelength: 30368 um
[INFO GRT-0014] Routed nets: 3192
```

    - Controllo dei vincoli temporali di setup (slack 6.5987 ns) ed hold (slack 0.0727 ns)

Report vincolo di setup

```
openroad> set_propagated_clock  [all_clocks]
openroad> report_checks -path_delay max -digits 4 -format full_clock_expanded
Startpoint: coll_reg[6]$_SDFF_PP0_
            (rising edge-triggered flip-flop clocked by my_clock)
Endpoint: z[10]$_SDFF_PP0_ (rising edge-triggered flip-flop clocked by my_clock)
Path Group: my_clock
Path Type: max

    Delay      Time   Description
---------------------------------------------------------
   0.0000    0.0000   clock my_clock (rise edge)
   0.0000    0.0000   clock source latency
   0.0169    0.0169 ^ clk (in)
   0.0367    0.0536 ^ clkbuf_0_clk/Z (BUF_X8)
   0.0251    0.0787 ^ clkbuf_3_3__f_clk/Z (BUF_X8)
   0.0000    0.0787 ^ coll_reg[6]$_SDFF_PP0_/CK (DFF_X1)
   0.1650    0.2437 ^ coll_reg[6]$_SDFF_PP0_/Q (DFF_X1)
   0.0922    0.3360 ^ _3120_/Z (XOR2_X1)
   0.0546    0.3906 ^ _3121_/ZN (XNOR2_X1)
   0.0502    0.4408 ^ _3122_/ZN (XNOR2_X1)
   0.0495    0.4903 ^ _3123_/ZN (XNOR2_X1)
   0.0617    0.5520 ^ _3124_/Z (XOR2_X1)
   0.0701    0.6221 ^ _3125_/Z (XOR2_X1)
   0.0653    0.6874 ^ _3128_/Z (XOR2_X1)
   0.0247    0.7121 v _3165_/ZN (OAI21_X1)
   0.0619    0.7740 ^ _3299_/ZN (AOI21_X1)
   0.0270    0.8010 v _3358_/ZN (OAI21_X1)
   0.0568    0.8578 ^ _3359_/ZN (XNOR2_X1)
   0.0512    0.9090 ^ _3360_/ZN (XNOR2_X1)
   0.0627    0.9717 ^ _3361_/Z (XOR2_X1)
   0.0500    1.0217 ^ _3362_/ZN (XNOR2_X1)
   0.0518    1.0735 ^ _3365_/ZN (XNOR2_X1)
   0.0797    1.1531 ^ _3366_/Z (XOR2_X1)
   0.0219    1.1750 v _3402_/ZN (AOI21_X1)
   0.0456    1.2206 v _3437_/ZN (XNOR2_X1)
   0.0637    1.2843 v _3438_/Z (XOR2_X1)
   0.0770    3.3071 v _4597_/ZN (OR3_X1)
   0.0351    3.3422 v _4598_/ZN (AND3_X1)
   0.0000    3.3422 v z[10]$_SDFF_PP0_/D (DFF_X1)
             3.3422   data arrival time

  10.0000   10.0000   clock my_clock (rise edge)
   0.0000   10.0000   clock source latency
   0.0169   10.0169 ^ clk (in)
   0.0367   10.0536 ^ clkbuf_0_clk/Z (BUF_X8)
   0.0250   10.0786 ^ clkbuf_3_7__f_clk/Z (BUF_X8)
   0.0000   10.0786 ^ z[10]$_SDFF_PP0_/CK (DFF_X1)
  -0.1000    9.9786   clock uncertainty
   0.0000    9.9786   clock reconvergence pessimism
  -0.0377    9.9409   library setup time
             9.9409   data required time
---------------------------------------------------------
             9.9409   data required time
            -3.3422   data arrival time
---------------------------------------------------------
             6.5987   slack (MET)
```

Report vincolo di hold

```
openroad> report_checks -path_delay min -digits 4 -format full_clock_expanded
Startpoint: in_reg1[3]$_SDFF_PP0_
            (rising edge-triggered flip-flop clocked by my_clock)
Endpoint: section_1.t1[3]$_SDFF_PP0_
            (rising edge-triggered flip-flop clocked by my_clock)
Path Group: my_clock
Path Type: min

    Delay      Time   Description
---------------------------------------------------------
   0.0000    0.0000   clock my_clock (rise edge)
   0.0000    0.0000   clock source latency
   0.0169    0.0169 ^ clk (in)
   0.0367    0.0536 ^ clkbuf_0_clk/Z (BUF_X8)
   0.0250    0.0786 ^ clkbuf_3_7__f_clk/Z (BUF_X8)
   0.0000    0.0786 ^ in_reg1[3]$_SDFF_PP0_/CK (DFF_X1)
   0.0921    0.1706 v in_reg1[3]$_SDFF_PP0_/Q (DFF_X1)
   0.0276    0.1982 v hold97/Z (CLKBUF_X1)
   0.0272    0.2254 v hold47/Z (CLKBUF_X1)
   0.0195    0.2449 ^ _4671_/ZN (INV_X1)
   0.0098    0.2547 v _4672_/ZN (NOR2_X1)
   0.0000    0.2547 v section_1.t1[3]$_SDFF_PP0_/D (DFF_X1)
             0.2547   data arrival time

   0.0000    0.0000   clock my_clock (rise edge)
   0.0000    0.0000   clock source latency
   0.0169    0.0169 ^ clk (in)
   0.0367    0.0536 ^ clkbuf_0_clk/Z (BUF_X8)
   0.0251    0.0787 ^ clkbuf_3_0__f_clk/Z (BUF_X8)
   0.0000    0.0787 ^ section_1.t1[3]$_SDFF_PP0_/CK (DFF_X1)
   0.1000    0.1787   clock uncertainty
   0.0000    0.1787   clock reconvergence pessimism
   0.0033    0.1820   library hold time
             0.1820   data required time
---------------------------------------------------------
             0.1820   data required time
            -0.2547   data arrival time
---------------------------------------------------------
             0.0727   slack (MET)
```

- I risultati di questo processo non evidenziano la necessità di aggiornare il progetto, si può quindi procedere al *detailed routing*

o **Detailed routing**:

- Legalizzare il routing per ottenere il risultato finale

```
openroad> detailed_route -bottom_routing_layer metal1 -top_routing_layer metal5
```

⋮

```
[INFO DRT-0198] Complete detail routing.
Total wire length = 18454 um.
Total wire length on LAYER metal1 = 391 um.
Total wire length on LAYER metal2 = 8318 um.
Total wire length on LAYER metal3 = 9269 um.
Total wire length on LAYER metal4 = 476 um.
Total wire length on LAYER metal5 = 0 um.
Total wire length on LAYER metal6 = 0 um.
Total wire length on LAYER metal7 = 0 um.
Total wire length on LAYER metal8 = 0 um.
Total wire length on LAYER metal9 = 0 um.
Total wire length on LAYER metal10 = 0 um.
Total number of vias = 17022.
Up-via summary (total 17022):

----------------
 active        0
 metal1    10218
 metal2     6607
 metal3      197
 metal4        0
 metal5        0
 metal6        0
 metal7        0
 metal8        0
 metal9        0
----------------
          17022
```

- Fase più lunga del backend
- Le verie iterazioni vanno a ridurre le violazioni fino a portarle a 0. Ad ogni iterazione:

- Identificazione delle violazioni: Il tool analizza il design e rileva problemi come:
  - Violazioni di Design Rule Check (DRC) (es. spaziatura minima non rispettata).
  - Violazioni di timing (es. setup/hold violations).
  - Congestioni nel routing.
- Ottimizzazione progressiva: Il tool aggiusta il layout:
  - Spostando le celle per ridurre sovrapposizioni.
  - Inserendo buffer per migliorare il timing.
  - Riassegnando le risorse di routing per risolvere congestioni.
- Riduzione delle violazioni: Migliora il design finché non si arriva a 0 violazioni (o un numero accettabile)

- Si conclude il processo di routing inserendo opportune celle dette *filler* per riempire gli spazi vuoti nei canali delle celle
- Il layout finale viene salvato e reso disponibile per i controlli finali

```
openroad> filler_placement {FILLCELL_X1 FILLCELL_X2 FILLCELL_X4 FILLCELL_X8 FILLCELL_X16 FILLCELL_X32}
[INFO DPL-0001] Placed 1949 filler instances.
openroad> check_placement
openroad> drt::check_drc -output_file noname.txt
[INFO DRT-0024]   Complete active.
[INFO DRT-0024]   Complete Fr_VIA.
[INFO DRT-0024]   Complete metal1.
[INFO DRT-0024]   Complete via1.
[INFO DRT-0024]   Complete metal2.
[INFO DRT-0024]   Complete via2.
[INFO DRT-0024]   Complete metal3.
[INFO DRT-0024]   Complete via3.
[INFO DRT-0024]   Complete metal4.
[INFO DRT-0024]   Complete via4.
[INFO DRT-0024]   Complete metal5.
[INFO DRT-0024]   Complete via5.
[INFO DRT-0024]   Complete metal6.
[INFO DRT-0024]   Complete via6.
[INFO DRT-0024]   Complete metal7.
[INFO DRT-0024]   Complete via7.
[INFO DRT-0024]   Complete metal8.
[INFO DRT-0024]   Complete via8.
[INFO DRT-0024]   Complete metal9.
[INFO DRT-0024]   Complete via9.
[INFO DRT-0024]   Complete metal10.
[INFO DRT-0176] GCELLGRID X 0 DO 35 STEP 4200 ;
[INFO DRT-0177] GCELLGRID Y 0 DO 35 STEP 4200 ;
```

2.6 Controlli finali

In questa fase vengono valutati tutti quei parametri che ormai, a valle di tutti i processi realizzativi, possono essere calcolati con un certo livello di accuratezza:

- Parametri parassiti dovuti alle interconnessioni (resistenze e capacità):
  - Sono stati generati 10.876 segmenti RC. Con una soglia di accoppiamento impostata a 0.1 fF (capacità inferiori vengono ignorate)
  - In totale sono state valutate 3.248 net, 14.068 segmenti resistivi, 14.068 capacità e 24.218 accoppiamenti capacitivi.

```
openroad> extract_parasitics -ext_model_file $RCX_FILE
[INFO RCX-0435] Reading extraction model file /vlsi/tech/nangate45/scripts/rcx_patterns.rules ...
[INFO RCX-0434] Defined process_corner MinMax0 with ext_model_index 0 (using extRulesFile defaults)
[INFO RCX-0436] RC segment generation iir (max_merge_res 50.0) ...
[INFO RCX-0040] Final 10876 rc segments
[INFO RCX-0439] Coupling Cap extraction iir ...
[INFO RCX-0440] Coupling threshhold is 0.1000 fF, coupling capacitance less than 0.1000 fF will be grounded.
[INFO RCX-0442] 48% of 17800 wires extracted
[INFO RCX-0442] 100% of 17800 wires extracted
[INFO RCX-0045] Extract 3248 nets, 14068 rsegs, 14068 caps, 24218 ccs
```


- Analisi dei ritardi:
  - **Slack del Max Path** (vincolo sul tempo di setup): 6.422 ns (MET)

- **Slack del Min Path** (vincolo sul tempo di hold): 0.105 ns (MET)

- Stima della potenza dissipata:

```
openroad> report_power
Group                  Internal  Switching    Leakage      Total
                          Power      Power      Power      Power (Watts)
----------------------------------------------------------------
Sequential             3.22e-03   7.20e-05   6.87e-06   3.30e-03   1.6%
Combinational          1.08e-01   1.00e-01   8.18e-05   2.08e-01  98.4%
Clock                  5.38e-05   2.87e-05   2.44e-06   8.50e-05   0.0%
Macro                  0.00e+00   0.00e+00   0.00e+00   0.00e+00   0.0%
Pad                    0.00e+00   0.00e+00   0.00e+00   0.00e+00   0.0%
----------------------------------------------------------------
Total                  1.11e-01   1.00e-01   9.12e-05   2.11e-01 100.0%
                          52.6%      47.3%       0.0%
```

  - La **potenza totale consumata** è pari a 0.211 W ed è suddivisa in 3 componenti principali:
    1. Potenza interna: 52.6% (dovuta a cortocircuiti e cariche interne ai dispositivi).
    2. Potenza di commutazione: 47.3% (dovuta alla carica e scarica dei carichi capacitivi).
    3. Potenza di leakage: 0.0% (trascurabile, quindi il design è molto efficiente in termini di leakage).
    - Il consumo **dominante** è nella **logica combinatoria**, quindi un'ottimizzazione del design dovrebbe concentrarsi sulla riduzione della potenza di switching e sull'ottimizzazione delle transizioni logiche
    - Il consumo della **rete di clock è molto basso**, il che può indicare un uso efficace della rete di distribuzione del clock.
- Ecco come appare il layout del blocco IIR a valle di tutte le iterazioni progettuali:



3. Blocco Enfasi

La modalità di sintesi e tools utilizzati per lo sviluppo di questo blocco è analoga a quella del filtro IIR. Per tale motivo vengono illustrati solo gli aspetti chiave.

3.1 Area del Chip

- **Area totale:** 5826.602 µm²
- **Area utilizzata per gli elementi sequenziali:** 791.35 µm² (15.74%dell'area totale)
- **Distribuzione delle celle: 3802 celle standard**
    - AND2_X1 290
    - AND3_X1 58
    - AND4_X1 4
    - AOI211_X1 4
    - AOI21_X1 284
    - AOI221_X1 3
    - AOI22_X1 31
    - DFF_X1 175
    - INV_X1 191
    - MUX2_X1 6
    - NAND2_X1 491
    - NAND3_X1 87
    - NAND4_X1 10
    - NOR2_X1 441
    - NOR3_X1 55
    - NOR4_X1 5
    - OAI211_X1 12
    - OAI21_X1 234
    - OAI221_X1 4
    - OAI22_X1 28
    - OR2_X1 96
    - OR3_X1 46
    - OR4_X1 4
    - XNOR2_X1 658
    - XOR2_X1 585

3.2 Analisi temporale

- **Slack del Max Path**: 5.793 ns (MET)

- **Slack del Min Path**: 0.106 ns (MET)

l tempo di arrivo del dato è 0.217 ns, mentre il tempo richiesto è 0.111 ns. Anche se il margine di slack è ridotto, risulta comunque positivo, indicando che i requisiti di hold sono rispettati.

3.3 Analisi della potenza dissipata

- **Potenza totale:** 3,94 mW
- **Potenza interna:** 2,10 mW (53,3%)
- **Potenza di switching:** 1,72 mW (43,6%)
- **Potenza di leakage:** 0.122 mW (3,1%)

4. Risultati e Analisi del Progetto Finale

4.1 Area del Chip

I dati mostrano una buona ottimizzazione dell'area, con un utilizzo sequenziale limitato rispetto alla dimensione complessiva del chip:

- **Area totale:** 12139.158 µm²
- **Area utilizzata per gli elementi sequenziali:** 67.83 µm² (0.56% dell'area totale)
- **Celle utilizzate:** 126 celle standard + 1 IIR + 1 Enfasi
  - AOI21_X1: 12
  - DFF_X1: 15
  - INV_X1: 36
  - NAND2_X1: 32
  - NAND3_X1: 7
  - OAI211_X1: 1
  - OAI21_X1: 18
  - OAI22_X1: 4

4.2 Analisi Temporale

- **Slack temporale (max Path):** 4.718 ns (rispettato). Il percorso massimo ha un margine positivo indicando che la temporizzazione è rispettata senza violazioni (MET)

4.3 Analisi della potenza dissipata

L'analisi della potenza ha evidenziato i seguenti valori:

- **Potenza totale:** 94.4 µW
- **Potenza interna:** 62.8 µW (66.5%)

- **Potenza di switching:** 25.7 µW (27.2%)
- **Potenza di leakage:** 5.92 µW (6.3%)

Contributi principali alla potenza:

- **Sequenziale:** 14.8% (1.40e-05 W)
- **Combinazionale:** 21.7% (2.05e-05 W)
- **Clock**: 63.5% (6.00e-05 W)

4.4 Vincoli di temporizzazione finali

- **Slack del Max Path:** 4.590 ns (MET)

Il tempo di arrivo del dato (5,284 ns) è molto inferiore al tempo richiesto (9.873 ns), indicando che il path soddisfa ampiamente i requisiti di setup con un margine significativo.

- **Slack del Min Path:** 0.104 ns (MET)

Il tempo di arrivo del dato è 0.215 ns mentre il tempo richiesto è 0.111 ns quindi ho un margine positivo che conferma che i requisiti di hold sono soddisfatti.

5. Conclusioni

5.1 Temporizzazione

I vincoli temporali sono stati rispettati per tutti i percorsi analizzati. In particolare:

- Il **slack positivo** di 4.590 ns nel **percorso massimo** indica che il circuito è in grado di operare senza problemi di temporizzazione.
- Il **slack positivo** di 0.104 ns nel **percorso minimo** conferma che anche i percorsi critici soddisfano i vincoli di hold time.

5.2 Prestazioni del Circuito

- Il design ha superato i test di temporizzazione senza violazioni, mostrando una buona robustezza rispetto ai vincoli temporali di setup e hold.
- Il margine di sicurezza (slack) per i percorsi critici è sufficiente a garantire un'operazione stabile, anche in presenza di piccole variazioni nei parametri di processo.

5.3 Potenza dissipata

- Il consumo energetico totale è stato di 94.4 µW. La potenza del clock rappresenta la porzione più significativa di consumo (63.5%), il che è tipico nei circuiti digitali.

5.4 Potenziale Miglioramento

- **Ottimizzazione della potenza**: Esplorare metodi per ridurre ulteriormente la potenza del clock, come il clock gating, che può essere utile per abbattere il consumo durante i periodi di inattività.

- **Ottimizzazione della rete del clock:** Migliorare la distribuzione del clock potrebbe ridurre il ritardo e l'incertezza, migliorando ulteriormente le prestazioni globali.