Analyse und Revision eines modularen Batteriesystems hinsichtlich PowerlineKommunikation und Stromtragfähigkeit sowie Entwicklung eines Batteriemanagementsystems

Diplomarbeit

eingereicht an der Fakultät

ELEKTROTECHNIK

der Hochschule für Technik und Wirtschaft Dresden

zur Erlangung des akademischen Grades

DIPLOMINGENIEUR (FH)

vorgelegt

von

Maik Henry Brenke geboren am 27. September 1989

Inhalt

1	EINLEITUNG	1
2	GRUNDLAGEN	3
	2.1 Powerline Communication	3
	2.2 Batteriemanagementsystem	4
3	ANALYSE UND REVISION DER POWERLINE COMMUNICATION (PLC)	8
	3.1 Stand der vorangegangenen Arbeiten	
	3.2 Störanfälligkeitsuntersuchung der PLC.	
	3.3 Umsetzung von Massnahmen zur Verbesserung des Übertragungsverhalten	
	3.4 Bewertung der PLC	
4	ANALYSE DER AUFTRETENDEN STRÖME UND ANPASSUNG DER STROMTRAGFÄHIGKEIT	
	SIRUMIRAGEANIGREII	20
5		
	BATTERIEMANAGEMENTSYSTEM (BMS)	34
	5.1 Auswahl des BMS	34
	5.2 Schaltungsentwurf des BMS	
	5.2.1 Entwurfsvorbereitungen5.2.2 Schaltungs- und Layoutentwicklung	
	5.2.2 Schallings- und Layoutentwicklung. 5.3 Entwicklung der Softwarebibliothek	
	5.3.1 Dokumentation zur Bibliothek I ² C_BQ7640	
	5.3.2 Dokumentation zur Bibliothek Interrupt	
	5.3.3 Dokumentation zur Bibliothek BQ76940	54
6	ZUSAMMENFASSUNG UND AUSBLICK	59
	LITERATURVERZEICHNIS	I
	EIDESSTATTLICHE ERKLÄRUNG	III
7	ANHANG	IV
	7.1 Registerkarte des BQ76940, [11]	V
	7.2 Hauptschaltplan.	
	7.3 Schaltplan der externen Ladeausgleichsbeschaltung.	
	7.4 Schaltplan des BQ76940	
	7.5 Schaltplan des Host-Controllers mit Peripherien	
	7.6 Darstellung der zulässigen Verschaltungskombinationen	X
	7.7 Programmablaufplan der Funktion Balancing	XIV
	7.8 Ordnerstruktur der beigelegten Daten-CD.	XV

Verzeichnis der Abbildungen

Abbildung 1.1: Grundprinzip der Akkutauschstation für LEVs, [1]	I
Abbildung 2.1: Signalmodulation einer PLC	3
Abbildung 2.2: Funktionsbereich von Lithium-Ionen-Speicherzellen, [3] S. 178	5
Abbildung 2.3: Temperaturverhalten von Lithium-Ionen-Speicherzellen, [3] S. 166.	5
Abbildung 2.4: Gegenüberstellung von passivem und aktivem Ladeausgleich	6
Abbildung 3.1: Schaltung zur Modulation und Demodulation der PLC	8
Abbildung 3.2: Blockdiagramm mehrerer Module zur PLC, [1]	9
Abbildung 3.3: Schematischer Messaufbau zur Störanfälligkeitsanalyse	.10
Abbildung 3.4: Störsignale mit Einwirkung auf die Kommunikation	.11
Abbildung 3.5: Frequenzgang des Reihenschwingkreises der PLC	.12
Abbildung 3.6: Erweiterung des Reihenschwingkreises zum Hochpass 2. Ordnung.	.15
Abbildung 3.7: Frequenzgang des Reihenschwingkreises als Hochpass	.15
Abbildung 3.8: Störsignale betreffend der Kommunikation mit und ohne Hochpass.	16
Abbildung 3.9: Frequenzgang des Parallelschwingkreises der PLC	.17
Abbildung 3.10: Schwingverhalten mit und ohne geänderter Resonanzfrequenz	.18
Abbildung 3.11: Spannung an TX zur Erzeugung der Wechselspannung an T3,4	.19
Abbildung 3.12: Schaltungsaufbau der Tristate-Leistungsstufe	.21
Abbildung 3.13: Frequenzgang der PLC vor und nach der Anpassung	
Abbildung 3.14: Verschaltungsvarianten der Speichermodule	.24
Abbildung 4.1: Blockdiagramm eines Speichermoduls	.26
Abbildung 4.2: Messreihenausschnitt des EVT-168 im Eco-Modus	.27
Abbildung 4.3: Messreihenausschnitt des EVT-168 im Power-Modus	.28
Abbildung 4.4: Temperaturverlauf der Messanordnung	.32
Abbildung 5.1: 48 Volt Spannungsebene, [10]	.34
Abbildung 5.2: Blockdiagramm des zuvor entwickelten BMS6, [5] S. 9	.35
Abbildung 5.3: Funktionsblockdiagramm des BQ76940, [11]	.37
Abbildung 5.4: Spannungsaufteilung in der ersten Zellgruppe	.46
Abbildung 5.5: Überarbeitetes Adapterplatinenlayout	.48
Abbildung 5.6: Ausschnitt der externen Ladeausgleichsschaltung	.49
Abbildung 5.7: Evaluation Board des BQ76940	.51
Abbildung 6.1: Blockschaltbild des Gesamtsystems	.60
Abbildung 6.2: Blockschaltbild einer alternativen Kommunikationsschaltung	.61

Verzeichnis der Tabellen

Tabelle 1: Beteiligte Frequenzen der PLC am LEV EVT-168	13
Tabelle 2: Steuerungslogik der Tristate-Leistungsstufe	21
Tabelle 3: Datenblattangaben des SOLARWATT P210-60 GET AK	
Tabelle 4: Modellvarianten des BQ76940, [11]	39
Tabelle 5: Programmiercodes für Überstrom, [11]	41
Tabelle 6: Programmiercodes für Kurzschlussstrom, [11]	41
Tabelle 7: Programmiercodes der Überstromauslösezeit, [11]	43
Tabelle 8: Programmiercodes der Kurzschlussstromauslösezeit, [11]	43
Tabelle 9: Programmiercodes der Auslösezeit bei Zellüberspannung, [11]	44
Tabelle 10: Programmiercodes der Auslösezeit bei Zellunterspannung, [11]	44
Tabelle 11: Programmiercodes für Optimierung und Schutzfunktionen	45
Tabelle 12: Spannungsgrenzen der ersten Zellgruppe	46
Tabelle 13: Zulässige Verschaltungskombinationen	47
Tabelle 14: Liste aller Funktionen der Bibliothek I ² C_BQ7640	52
Tabelle 15: Liste aller Funktionen der Bibliothek Interrupt	54
Tabelle 16: Makros der Bibliothek BQ76940	
Tabelle 17: Liste aller Funktionen der Bibliothek BQ76940	55
Tabelle 18: Übergabeparameterliste zur Temperaturerfassung	56

Verzeichnis der Abkürzungen

AC alternating current (Wechselstrom)

ADC Analog Digital Converter

BMS Batteriemanagementsystem

CD Compact Disc

CRC Cyclic Redundancy Check
DC direct current (Gleichstrom)

EMV Elektromagnetische Verträglichkeit

I²C Inter-Integrated Circuit

IPC Institute of Printed Circuits

LEV Light Electric Vehicle
MPP Maximum Power Point

PFM Pulsfrequenzmodulation

PLC PowerLine Communication

PWM Pulsweitenmodulation

RGB-LED Red Green Blue-Light-Emitting Diode

SBC Single-Board-Computer

TSSOP Thin Shrink Small Outline Package

UART Universal-Asynchronous-Receiver-Transmitter

1 Einleitung

Anders als geplant schreitet die Verbreitung der Elektromobilität nur schleppend voran. Hauptgrund dafür ist die aufwendige Speicherung der zur Fortbewegung benötigten Energie. Die aktuell am stärksten verwendeten elektrochemischen Energiespeicher auf Lithium-Basis weisen ein hohes Eigengewicht auf und sind herstellerseitig auf ein Maximum an Reichweite dimensioniert. Dies bedeutet bei der Zurücklegung von Stecken unter der Maximalreichweite jedoch eine zusätzliche Gewichtsbelastung durch die ungenutzten Energiespeicherkapazitäten und somit einen unnötigen Mehrverbrauch an Energie zum Transport dieser. Aus diesem Grund entstand in mehreren Diplom- und Forschungsarbeiten am Labor für elektrische Mobilität der Hochschule für Technik und Wirtschaft Dresden ein Konzept für ein vielfältig einsetzbares Batteriesystem, welches durch eine integrierte Kommunikation und eine intelligente Steuerung die modulare Verschaltung mehrerer Speichermodule ermöglicht. Neben der genauen Anpassung der benötigen Energiespeicherkapazität und somit des zusätzlich zu bewegenden Gewichts sieht das Konzept die Nutzung einer netz- bzw. solarenergiegespeisten Ladeinfrastruktur nach Abbildung 1.1 vor, an denen die entladenen Speichermodule unkompliziert gegen geladene Speichermodule ausgetauscht werden können.




Abbildung 1.1: Grundprinzip der Akkutauschstation für LEVs, [1]

Bevor jedoch der Einsatz dieses Konzeptes prototypisch im hochschuleigenen Light Electric Vehicle (LEV) der Marke Bravo (Modell: EVT-168) erfolgen kann, muss zuvor in dieser Arbeit eine Adaption an die Anforderungen eines alltäglichen Fahrzeugbetriebs erfüllt werden. Dazu gehört die verwendete Powerline-Kommunikation (PLC), welche im Rahmen dieser Arbeit für den Einsatz im LEV umfangreich analysiert und entsprechend modifiziert wurde. Des Weiteren erfolgte eine Anpassung des Schaltungsentwurfs mit Auslegung der benötigten Stromtragfähigkeit sowie die Entwicklung eines Batteriemanagementsystems (BMS) auf Basis des BQ76940 von Texas Instruments.

2 Grundlagen

2.1 Powerline Communication

Eine Powerline Communication (PLC) steht für die gleichzeitige Benutzung von Energieversorgungskabeln zur Energie- und Datenübertragung. Die Informationen zur Datenübertragung werden dazu mittels eines hochfrequenten Signals auf die Energieübertragung aufgeprägt. Dabei kann es sich sowohl um eine Wechsel- als auch um eine Gleichspannungsversorgung handeln. Beide Varianten der Informations- übertragung durch eine Aufmodulation¹ sind beispielhaft in Abbildung 2.1 dargestellt. Somit kann an jedem beliebigen Punkt der Leitung das PLC-Signal demoduliert und empfangen werden.




Abbildung 2.1: Signalmodulation einer PLC

Der hervorstechendste Vorteil dieser Technologie ist die Einsparung von zusätzlichen Datenleitungen bzw. eine Mitbenutzung bereits vorhandener Netzstrukturen für eine

Ein Vorgang in der Nachrichtentechnik bei dem ein zu übertragendes Nutzsignal auf ein Trägersignal aufgeprägt wird.

Datenübertragung. Negativ erweist sich jedoch die hohe Störanfälligkeit durch Verbraucher am Netz sowie die ungewollte Abstrahlung der PLC-Signale auf umgebende Funkempfänger. Dies ist durch die hohen Arbeitsfrequenzen und die größtenteils ungeschirmten Leitungen bedingt. Hauptverwendungszweck ist dabei, seit Aufkommen dieser Technologie, die Übertragung interner Steuersignale in Energieversorgungsunternehmen durch das eigene Energieversorgungsnetzwerk. Weiterhin erfolgen Bestrebungen der Energieversorgungsunternehmen mittels PLC an dem Netz angebundenen Kunden einen Internetzugang zu ermöglichen ([15]). Nach der Schaffung erster gesetzlicher Vorschriften kommt diese Art der Signalübertragung bei Privatverbrauchern im Hausnetz durch Steckdoseneinsätze zum Einsatz. Zusätzlich wächst die Bestrebung der Verwendung in Automobilen.

2.2 Batteriemanagementsystem

Akkumulatoren auf Lithium-Basis bedingen für einen sicheren und langlebigen Betrieb die Einhaltung gewisser Grenzen. Diese Grenzen beziehen sich auf die Ladeschlussspannung, die Entladeschlussspannung, den Ladestrom, den Entladestrom und die Betriebstemperatur der Zelle. Eine Missachtung der Betriebsgrenzen hat erheblichen negativen Einfluss auf die Speicherzelle. Beispielsweise verursacht eine zu starke Entladung bleibende Schäden wie Kapazitätsverlust oder erhöhte Selbstentladung. Ein Sicherheitsrisiko hingegen stellt eine unzulässige Überladung dar, welche eine Selbstentzündung bewirken kann. Aus diesen Gründen ist es notwendig jede einzelne Zelle bei Serienschaltung mehrerer Zellen in einem Energiespeichersystem genau zu überwachen und zu schützen. Nur so ist eine hohe Lebenszeit und eine Sicherstellung der erwarteten Ladezyklen gewährleistet ([3]). Die Abbildungen 2.2 und 2.3 stellen dabei grafisch den Funktionsbereich von Lithium-Ionen-Speicherzellen sowie deren Temperaturverhalten dar.




Abbildung 2.2: Funktionsbereich von Lithium-Ionen-Speicherzellen, [3] S. 178




Abbildung 2.3: Temperaturverhalten von Lithium-Ionen-Speicherzellen, [3] S. 166

Eine Zusammenschaltung einzelner Speicherzellen zu einem Zellenstapel (Zellenstack) bedingt weitere Überwachungs- sowie Kontrollmaßnahmen. Durch unvermeidbare herstellungsbedingte Streuungen und unterschiedlicher Alterserscheinungen kommt es zu Differenzen verschiedener Parameter der Einzelzellen in einem Zellenstack. So unterscheiden sich bereits nach der Herstellung die Werte für Energiespeichervermögen oder Zelleninnenwiderstand der Speicherzellen und können im Laufe ihrer Benutzung weiter auseinander driften. Um diesen unerwünschten Erscheinungen entgegenzuwirken und die anfangs genannten Anforderungen an eine Kombination von Einzelspeicherzellen erfüllen zu können, ist die Realisierung eines BMS notwendig. Dieses enthält alle notwendigen Bestandteile, um einen Zellenstack überwachen und schützen zu können. Neben der verbesserten Kapazitätsausnutzung schließt dies auch einen Ladeausgleich der Einzelzellen ein. Wie Abbildung 2.4 verdeutlicht verursacht die Zelle im Zellenstack mit der geringsten Kapazität ohne Ladeausgleich Kapazitätsverluste, da

diese Zelle beim Entladen als Erste die Zellentladeschlussspannung und beim Laden als Erste die Zellladeschlussspannung erreicht. Die verbleibende Ladung der anderen Zellen ist somit ungenutzt, weil zum Schutz der schwächsten Zelle die entsprechenden Schutzmaßnahmen für Tiefentladung und Überladung aktiviert werden müssen. Der Ladeausgleich ist somit dafür verantwortlich die Spannungen aller Zellen aneinander anzugleichen um die Nutzung der Speicherzellen zu verbessern.




Abbildung 2.4: Gegenüberstellung von passivem und aktivem Ladeausgleich

Weiterhin zeigt die Abbildung 2.4 die Resultate der zwei grundlegenden Arten des Zellenausgleichs. Bei der Anwendung des passiven Ladeausgleichs werden über Widerstände die entsprechenden Zellen entladen, um alle Zellen auf die gleiche

Spannung auszubalancieren. Hierbei wird die gespeicherte Energie als Verlust in Wärme umgewandelt und ermöglicht mit wenigen Bauteilen einen einfachen Ladeausgleich, der jedoch darauf beschränkt ist alle Speicherzellen auf die Spannung der schwächsten Speicherzelle zu entladen. Alternativ zum passiven Ladeausgleich steht der aktive Ladeausgleich, welcher mittels zusätzlicher energiespeichernder Bauelemente ein Umladen der in den Speicherzellen gespeicherten Energie realisiert. Das Umladen zwischen den Speicherzellen ist somit wesentlich verlustarmer, wodurch der Wirkungsgrad deutlich erhöht wird. Der Aufbau ist jedoch bedeutend aufwändiger, platzintensiver und mit höheren Kosten verbunden. Deshalb wird in der Regel ein aktiver Ladeausgleich erst bei entsprechend komplexen Systemen angewendet.

3 Analyse und Revision der Powerline Communication (PLC)

3.1 Stand der vorangegangenen Arbeiten

Die zur Datenübertragung zwischen den Modulen genutzte PLC-Schaltung ist in Abbildung 3.1 ([5]) zu sehen. Diese wurde von der Firma DMOS GmbH für Solaranwendungen entwickelt.




Abbildung 3.1: Schaltung zur Modulation und Demodulation der PLC

In vorangegangenen Arbeiten ([2], [5]) wurde die PLC-Schaltung für die Verwendung in einem modularen Batteriesystem angepasst, um eine serielle bidirektionale Bitübertragung über die Modulanschlussklemmen zu ermöglichen. Der Kondensator C7 sorgt für eine Gleichspannungsentkopplung, damit nur Wechselanteile für die Kommunikation in und aus der Schaltung gelangen. Der Transformator T1 sorgt für eine Amplitudenmodulation des Informationssignals auf den Anschlussleitungen. Durch die vom Mikrocontroller erzeugte Rechteckspannung am Pin TX erfolgt die Signalübertragung auf Basis eines Universal-Asynchronous-Receiver-Transmitter-Protokolls (UART). Für den Empfang von Informationen an der Gegenseite wird der

dem Transformator übertragene Wechselanteil in der nachgeschalteten Spannungsverdopplungsschaltung gleichgerichtet und in seiner Amplitude erhöht. Dazu lädt jeweils eine der Dioden D1 den entsprechenden Kondensator C9 bzw. C10 auf. Der Widerstand R2 ist bei einem Signalwechsel von High- auf Low-Pegel für das Entladen der Kondensatoren zuständig. Dieses Signal am Pin IN- wird anschließend durch einen Komparator aufbereitet. Die dazu nötige Vergleichsspannung wird durch den Spannungsteiler R10 und R11 auf rund 454 mV geteilt. Das so aufbereitete Signal wird anschließend an den Pin RX der UART-Schnittstelle des Mikrocontrollers weitergeleitet. Somit sind für die Kommunikation sowie für die Leistungsübertragung in und aus den Batteriemodulen lediglich zwei Anschlusskontakte notwendig. Die als PLC-Transceiver bezeichnete PLC-Schaltung in Abbildung 3.2 ([1]) zeigt, anhand einer Parallelschaltung, beispielhaft die Funktionsweise der Kommunikation Energieversorgung. Zu sehen ist eine Zusammenschaltung mehrerer Speichermodule (Packs), wobei lediglich durch die Aktivierung eines einzelnen Speichermoduls die Energieversorgung des Verbrauchers dargestellt ist. Zusätzlich befindet sich an der PLC eine Benutzerschnittstelle für die Bereitstellung weiterer Funktionen.




Abbildung 3.2: Blockdiagramm mehrerer Module zur PLC, [1]

3.2 Störanfälligkeitsuntersuchung der PLC

Um eine Kommunikation möglichst störungsunempfindliche über die Anschlussleitungen der Speichermodule sicherzustellen, wurde eine Störanfälligkeitsuntersuchung der PLC durchgeführt. Zur genaueren Eingrenzung der Störanfälligkeit wurde entsprechend der schematischen Abbildung 3.3 ein Messversuch aufgebaut. Dazu wurden zwei Kommunikationsmodule an den Klemmen für die PLC miteinander verbunden. Jeweils eine Schaltung wurde als Sender sowie eine als Empfänger definiert und programmiert. Die UART-Schnittstelle des Empfängers wurde an die UART-Schnittstelle eines Single-Board-Computer (SBC) weitergeleitet. Dies ermöglicht die bitgenaue visuelle Überwachung der übertragenen Informationen. Der Sender wurde hierzu so programmiert, dass kontinuierlich Daten an den Empfänger gesendet wurden. Anschließend wurden mit einem Signalgenerator an den Klemmen der Anschlussleitungen unterschiedliche Signalfunktionen auf ihre Störeinwirkung getestet. Die PLC erwies sich dabei als besonders empfindlich gegenüber Rechtecksignalen, welche durch ihre steilen Flanken die größten Störungen verursachten. Nachfolgend wurden bei unterschiedlichen Störsignalamplituden die Frequenzen markiert, an denen Fehler bei der Informationsübertragung auftraten.




Abbildung 3.3: Schematischer Messaufbau zur Störanfälligkeitsanalyse

Diese im Diagramm 3.4 festgehaltenen Frequenzen zeigen eine deutliche Störung bei circa 40 kHz, welche bereits bei einer Signalamplitude von 270 mV die Kommunikation stört. Des Weiteren wurde eine Amplitudenerhöhung in der Nähe von 12 kHz ermittelt. Neben den Störeinflüssen mittels Signalgenerator wurde die Versuchsschaltung auch direkt am betreffenden LEV getestet. Dazu wurde der Signalgenerator an seinen Anschlusspunkten durch die Anschlussklemmen des Energiespeichers des LEV im aufgebockten Zustand ersetzt und die Einflüsse auf die Kommunikation beobachtet. Das Aktivieren der Zündung brachte bereits kurze Störimpulse, die sich durch die Auswerteelektronik auf das UART-Signal auswirkten. Mit aktivierter Zündung im Stillstand zeigte sich keine Störung der Kommunikation. Jedoch wurde die Kommunikation bereits bei Leerlauf sowie im Teillast- als auch im Volllastbereich vehement gestört. Der größte Störeinfluss ging dabei vom Zustand der Beschleunigung aus.




Abbildung 3.4: Störsignale mit Einwirkung auf die Kommunikation

Anschließend wurden die Ursachen für die ermittelten Frequenzen, die sich negativ auf die Kommunikationsschaltung auswirken, untersucht. Der Eingang der Schaltung,

welcher in Abbildung 3.1 ersichtlich ist, zeigt den Gleichstromblockkondensator C7, der mit der Spule zwischen den Klemmen 1 und 2 des Transformators T1 in Reihe geschalten ist. Bei dieser Anordnung handelt es sich um einen Reihenschwingkreis mit Hochpasseigenschaften. Dieses Verhalten wird in Abbildung 3.5 verdeutlicht, welche den Frequenzgang des betrachteten Reihenschwingkreises zeigt.




Abbildung 3.5: Frequenzgang des Reihenschwingkreises der PLC

Aus Gleichung (1) berechnet sich dessen Resonanzfrequenz mit einem Wert von 39,18 kHz. Diese Resonanzfrequenz kann sich jedoch um mehrere Kilohertz verschieben, welches in den Toleranzen der Bauteile begründet ist. Dabei werden niedrigere Frequenzen bis kurz vor den Resonanzfrequenzpunkt gedämpft und höhere Frequenzen passieren die Schaltung ungehindert.

$$f_{Res} = \frac{1}{2\pi\sqrt{LC}} \tag{1}$$

Gegenüber der PLC-seitigen Resonanzfrequenz ergibt sich aus der nachgeschalteten Spannungsverdopplerschaltung eine weitere Resonanzfrequenz. Wie die Abbildung 3.1 dargestellt, handelt es sich bei den Kondensatoren C9 bzw. C10 und der Spule zwischen den Klemmen 3 und 4 des Transformators um einen bzw. zwei Parallelschwingkreise. Dieses Verhalten wird durch das Umschalten zwischen den beiden Kondensator C9 und

C10 bei einem Wechsel des Spannungsvorzeichens verursacht. So werden bedingt durch die Dioden D1 jeweils einer der beiden Kondensatoren parallel zur Spule des Transformators geschalten. Somit ergibt sich ebenfalls aus Gleichung (1) eine Resonanz des Parallelschwingkreises von rund 12,39 kHz. Des Weiteren wurde speziell für die Umrüstung des LEV EVT-168 die Störfrequenzen an den Anschlussleitungen des Energiespeichers ermittelt. Dabei wurde eine Frequenz von 20 kHz gemessen, die aus der Pulsweitenmodulation (PWM) basierenden Ansteuerung des Motors resultiert. Neben den Frequenzen, welche einen störenden Einfluss auf die PLC nehmen, ist ebenso die Kommunikationsfrequenz der PLC selbst zu beachten. Diese wird benötigt, um einen entsprechenden Wechselanteil zu erzeugen und somit zur Übermittlung der Informationen zwischen den Modulen sorgt. Diese Frequenz ergibt sich aus der Taktung des verwendeten Mikrocontrollers und dessen Programmierung. Die Sendefrequenz der PLC liegt bei etwa 240 kHz. In Tabelle 1 wurden die ermittelten Frequenzen zusammengefasst.

Tabelle 1: Beteiligte Frequenzen der PLC am LEV EVT-168

Störfrequenzen auf der Hauptleitung	Frequenz
Arbeitsfrequenz des PWM-Controllers des Fahrantriebes im Modell EVT-	20 kHz
168 der Marke Bravo	
Resonanzfrequenz des Parallelschwingkreises aus Speicher-	12,39 kHz
kondensatoren und Transformator T1 (Kl. 3 und 4)	
PLC-seitige Resonanzfrequenz des Reihenschwingkreises aus Block-	39,18 kHz
kondensator und Transformator (Kl. 1 und 2)	
Sendefrequenz der PLC	
Kommunikationsfrequenz	240 kHz

3.3 Umsetzung von Maßnahmen zur Verbesserung des Übertragungsverhalten

Aus den Untersuchungen zur Störanfälligkeit zeigt sich deutlich die problematisch nahe liegenden Frequenzen der auftretenden Störung und der Eigenfrequenzen der Kommunikationsschaltung. Aus diesem Grund erfolgte eine Untersuchung zur Anwendung von Filterschaltungen um die vorhandene PLC störungsunempfindlicher zu gestalten. Da das zu entwickelnde modulare Batteriesystem jedoch in einer breiten Palette von Fahrzeugen zum Einsatz kommen soll müssen auch andere als die bereits untersuchten Störfrequenzen mit in Betracht gezogen werden. Schließlich können Fahrzeughersteller aus einem weiten, wenn auch begrenzten, Frequenzspektrum für die Ansteuerungen in ihren Fahrzeugen auswählen. So ist neben anderen Fahrzeugfunktionen die Ansteuerung des Fahrantriebes der wichtigste Punkt der Betrachtung, da diese für die energiereichsten Störungen auf den Hauptleitungen verantwortlich ist. Neben der Verwendung einer Pulsweitenmodulation (PWM) mit einer festen Pulsfrequenz ist ebenso eine Pulsfrequenzmodulation (PFM) mit veränderlicher Frequenz zu beachten. Für die Auswahl einer geeigneten Ansteuerungsfrequenz des Antriebsstrangs ist eine Vielzahl von Faktoren einzubeziehen. Neben der sich aus Wicklungsinduktivität und Wicklungswiderstand ergebenden Zeitkonstante ist ebenso eine unerwünschte Geräuschentwicklung zu berücksichtigen. Die menschliche Hörschwelle beispielsweise reicht von 20 Hz bis 20 kHz, wobei Steuerfrequenzen von 100 Hz bis 10 kHz zu hörbaren Pfeifgeräuschen an Motoren führen. Aus diesem Grund versucht man die Arbeitsfrequenzen in einen Frequenzbereich oberhalb von störenden Geräuschen zu legen. Der Frequenzbereich wird nach oben hin durch die mit der Frequenz steigenden Schaltverluste begrenzt ([8]). Somit wird folgend ein möglicher Frequenzbereich bis 100 kHz betrachtet. Als ersten Punkt zur Verbesserung der Störanfälligkeit wurde der bereits betrachtete Reihenschwingkreis aufseiten der PLC in einen Hochpass zweiter Ordnung umgebaut, welcher als Simulationsmodell in Abbildung 3.6 zu sehen ist. Der sich daraus ergebende Frequenzgang ist in Abbildung 3.7 dargestellt. Somit konnte die Amplitudenüberhöhung im Punkt der Resonanzfrequenz deutlich reduziert werden.




Abbildung 3.6: Erweiterung des Reihenschwingkreises zum Hochpass 2. Ordnung




Abbildung 3.7: Frequenzgang des Reihenschwingkreises als Hochpass

Das Diagramm 3.8 zeigt erneut die Störungen des Reihenschwingkreises (rot) im Vergleich zu den sich an einem Hochpass zweiter Ordnung ergebenden Störungen (grün). Zwar konnten, wie im Diagramm dargestellt, die Störeinflüsse deutlich reduziert

werden, dies führte jedoch am Widerstand im Längszweig zu einem deutlichen Spannungsabfall bei der Signalamplitude. Der Resonanzpunkt kann demzufolge nicht vollständig unterdrückt werden, da zuvor die Amplitude des Informationssignals zu gering wird. Die Verbesserung der Störempfindlichkeit bringt somit gleichzeitig eine Verschlechterung der Signalübertragung mit sich.




Abbildung 3.8: Störsignale betreffend der Kommunikation mit und ohne Hochpass

Alternativ zur Verwendung eines Widerstandes zur Dämpfung der Amplitudenüberhöhung bei Resonanz wurde eine Frequenzgangverschiebung untersucht. Die Abbildung 3.9 zeigt den Frequenzgang aufseiten des Mikrocontrollers, die aus dem Parallelschwingkreis resultieren. Dabei wird ersichtlich, dass die Bauteilanordnung die ungewollten niedrigen Frequenzen unterhalb von 100 kHz nur unzureichend dämpfen kann und diese größtenteils ungehindert passieren lassen oder im Falle einer Resonanz diese sogar verstärken.




Abbildung 3.9: Frequenzgang des Parallelschwingkreises der PLC

Um dies zu ändern, muss entsprechend der Gleichung (1) die Induktivität oder die Kapazität abgeändert werden. Da es sich gegenüber der Induktivität in Form eines Transformators bei den Kapazitäten um Einzelbauelemente handelt, wurde eine Veränderung dieser untersucht. Um dabei den Frequenzbereich bis 100 kHz effektiv dämpfen zu können, verlangt dies eine Kapazitätserniedrigung der Kondensatoren auf beiden Seiten. Aufseiten der PLC hat ein geringerer Kapazitätswert jedoch einen erhöhenden Einfluss auf den Blindwiderstand des Kondensators zufolge. Dieser wäre somit für einen erhöhten Spannungsabfall über selbigem verantwortlich. Somit ergibt sich an der Induktivität eine geringere Spannung, welche sich wiederum negativ auf die Informationsübertragung auswirkt. Auf der Seite des Mikrocontrollers hingegen wirkt sich eine Kapazitätsverringerung negativ auf die Zeitkonstante der Spannungsverdopplungsschaltung aus. Dessen Zeitkonstante ergibt sich aus Gleichung (2) und zeigt, dass sich mit der Verringerung der Kapazität der Widerstandswert von R2 erhöhen muss. Andernfalls würden sich bei einer zu geringen Zeitkonstante die Kondensatoren nur kontinuierlich auf- und entladen, was nicht ein gewünschtes Gleichsignal sondern ein Wechselsignal mit einem Offset zur Folge hätte. Der Widerstand am Ende der Spannungsverdopplerschaltung hat den Zweck nach Ende des Informationssignals die Spannung über den beiden Kondensatoren abzubauen.

$$\tau_C = C_{9.10} * R_2 \tag{2}$$

Deutlich kritischer erweist sich jedoch die Änderung der Kapazität in Bezug auf die für die Strommodulation existentielle Periodendauer des Schwingkreises aus der Induktivität an den Klemmen 3 und 4 am Transformator T1 und den Kondensatoren C9 und C10. Nach Gleichung (3) zeigt sich, dass die Periodendauer der Eigenfrequenz mit fallendem Kapazitätswert abnimmt.

$$T = 2\pi\sqrt{LC} \tag{3}$$

Zur Verdeutlichung dieses Umstandes wurden hierzu in Abbildung 3.10 die beiden sich ergebenden gedämpften Schwingungen eines eingeschwungenen Systems aus dem Schwingkreis der Ausgangsschaltung und einer Schaltung deren Resonanzpunkt auf 100kHz verschoben wurde, dargestellt ([14]).




Abbildung 3.10: Schwingverhalten mit und ohne geänderter Resonanzfrequenz

Entsprechend der Gleichung (1) ergibt sich mit dem gegebenen Transformator eine Kapazitätsreduzierung von 2,2 nF auf 34 pF, um eine Resonanzpunktverschiebung auf 100 kHz zu erreichen. Dies bedeutet somit auch eine Reduktion der Periodendauer von

80 μs auf 10 μs. Abbildung 3.11 zeigt, weshalb die Periodendauer von so großer Bedeutung bei der Datenübertragung ist. Der in rot dargestellte Signalverlauf bezieht sich dabei auf das Ausgangssignal des Mikrocontrollers am Pin TX. Um auf der Powerline einen Signalwechsel vorzunehmen, alterniert dieser zwischen 5 und 0 Volt mit einer Frequenz von etwa 240 kHz. Dies entspricht einer Perioden von circa 4 μs. Somit ergibt sich der in blau dargestellte Spannungsverlauf zwischen den Klemmen 3 und 4 am Transformator T1. Durch die Ausgangsperiodendauer von circa 80 μs kann somit die Spannung in den rund 4 μs nach Umschalten des Pins TX annähernd gleich gehalten werden. Es resultiert eine gleichmäßige rechteckige Wechselspannung, welche für die Informationsübertragung zwingend erforderlich ist. Wird hingegen die Periodendauer auf 10 μs verringern, ist es nicht mehr möglich die Spannung innerhalb von 4 μs annähernd gleich zu halten, da diese bereits nach 2,5 μs unter Null abschwingt. Die erforderliche Wechselspannung kann somit nicht mehr erzeugt werden und eine Informationsübertragung ist ausgeschlossen.




Abbildung 3.11: Spannung an TX zur Erzeugung der Wechselspannung an T3,4

Ein Eingriff in den Frequenzgang durch die Änderung der Kapazität aufseiten des Mikrocontrollers bedingt somit zwingend eine Änderung der Induktivität bzw. des Transformators. Dies bedeutet eine umfangreiche Neuauslegung der Kommunikationsschaltung, welche mit einem hohen Aufwand verbunden ist. Gegenüber einer passiven Filterung von Störfrequenzen wird eine aktive Filterung aus nachfolgenden Gründen nicht in Betracht gezogen. So entspricht eine mit Operationsverstärkern aufgebaute Filterschaltung nicht der Anforderung platzsparend zu sein, da diese lediglich unidirektional arbeitet und für die hier eingesetzte bidirektionale Kommunikation den doppelten Schaltungsaufwand bedeuten würden. Des Weiteren würde die Verwendung eines Operationsverstärkers zur Signalfilterung einen hochohmigen Signaleingang bedeuten. Dies hätte zur Folge, dass die aufgebaute PLC-Schaltung nahezu leistungslos arbeiten würde. Die Leistung zur Informationsübertragung müsste somit die Filterschaltung bereitstellen.

Eine andere Art zur Beseitigung der Störsignale an den Modulanschlussklemmen wäre das Einfügen einer Filterspule im Längszweig an den Anschlussklemmen des Fahrantriebs, welche hochfrequente Störströme sperren würde. Dies würde jedoch auch die Umrüstung eines jeden Fahrzeuges erfordern um die PLC abschirmen zu können. Gravierender wären jedoch der Platzbedarf und die entstehenden Kosten, da die Filterspule so dimensioniert werden müsste, dass sie die vom Fahrzeug geforderte Leistungsübertragung aus dem Speichermodul sicherstellt. Beim LEV EVT-168 würde dies einen Maximalstrom von 125 Ampere und einer Spannung von bis zu 60 Volt entsprechen. Diese Fakten schließen somit die Verwendung einer Filterspule vor dem Verbraucher aus. Problematisch ist des Weiteren die Entkopplung der PLC und des Zellenstacks anhand einer Filterspule, welche in den vorangegangenen Arbeiten zum Einsatz kam (siehe Abbildung 5.2). Denn auch hier gelten die gleichen Probleme wie für eine Filterspule auf der Verbraucherseite. Es ist somit unabdingbar die PLC so leistungsfähig zu gestalten, dass sie das Tiefpassverhalten des Energiespeichers sowie die Störsignale der Verbraucher zuverlässig ausgleicht. Zu beachten ist jedoch das bidirektionale Verhalten der PLC, welches die Anforderung einer Tristate-Logik an eine Leistungsstufe stellt. Weiterhin muss mit dem niedrigen Spannungspegel des Mikrocontrollers eine bedeutend höhere Spannung im Zustand High geschalten werden, um einen entsprechend höheren Strom für die PLC-Schaltung bereitzustellen. Im Zustand Low hingegen muss die Leistungsstufe des Pin TX nach Masse (VSS) geschalten werden, um ein Entladen der in der PLC-Schaltung gespeicherten Energie zu veranlassen. Da es sich bei der hier behandelten PLC um ein Bussystem mit einer unbekannten Teilnehmeranzahl handelt, ist es erforderlich, dass alle Teilnehmer, die keine Informationen senden, in den Zustand Z schalten, um Informationen empfangen zu können. Anhand dieser Anforderungen wurde die in Abbildung 3.12 dargestellte Tristate-Leistungsstufe aufgebaut, welche entsprechend der Tabelle 2 angesteuert wird.




Abbildung 3.12: Schaltungsaufbau der Tristate-Leistungsstufe

Tabelle 2: Steuerungslogik der Tristate-Leistungsstufe

Pin μC_H	Pin μC_L	TX	TX
0	0	1	Н
1	1	0	L
1	0	Z	Z

Anhand einer derart leistungsfähigen Sendeeinheit war es möglich die gesendeten Informationen gegenüber den Störsignalen so dominant zu gestalten, dass auch unter erschwerten Bedingungen eine erfolgreiche Informationsübertragung realisiert werden konnte. Dazu wurde die Vergleichsspannung am Komparator durch Anpassung des Spannungsteilers angehoben und die Resonanzfrequenz aufseiten der PLC nach Gleichung (4) durch einen Kondensator mit C=56nF von rund 40 kHz auf eirea 240 kHz erhöht.

$$C = \frac{1}{4 * \pi^2 * L * f^2} = \frac{1}{4 * \pi^2 * 75 \,\mu H * (240 \,kHz)^2} \approx 58.6 \,nF \tag{4}$$

Zudem ist es dadurch möglich das Tiefpassverhalten der untersuchten Energiespeicher auszugleichen, was den Einsatz der Filterspule zwischen Energiespeicher und Fahrantrieb unnötig macht. Da es sich bei den zu verbauenden Energiespeichern um unbekannte RC-Tiefpässe handelt, wurde in Abbildung 3.13 anhand des getesteten Zellenstacks beispielhaft der Frequenzgang für eine Zusammenschaltung aus Zellenstack und Reihenschwingkreis in schwarz zusammen mit dem Ausgangsfrequenzgang in blau aus Abbildung 3.5 dargestellt.




Abbildung 3.13: Frequenzgang der PLC vor und nach der Anpassung

Somit wurde die kritische Resonanzfrequenz der Powerline aus dem betrachteten Störfrequenzbereich bis 100 kHz entfernt und es bleibt nur noch die Resonanzfrequenz des Parallelschwingkreises aufseiten des Mikrocontrollers. Diese wird auf Grund des wie zuvor beschriebenen zu hohen Aufwandes und einer erhöhten Dämpfung im Schwingkreis nicht abgeändert. Grund der hohen Dämpfung ist der rund 200 Ohm große Widerstand der Spule zwischen den Klemmen 3 und 4 des Transformators T1.

3.4 Bewertung der PLC

Wie die umgesetzten Maßnahmen zur Erhöhung der Zuverlässigkeit der PLC zeigen ist die Anwendung einer PLC in Fahrzeugen keineswegs trivial, weil die genutzte Kommunikationsstrecke hochgradig durch Störspektren von Verbrauchern belastet ist. Deren An- und Abschalten verursacht unbekannte Störamplituden, welche sich im gesamten System ausbreiten. Vor allem in Elektrofahrzeugen verstärkt sich dieses Problem zusätzlich, da gegenüber konventionellen Fahrzeugen deutlich höhere Leistungen geschalten werden, welche entsprechend höhere Störungen verursachen. Das Auftreten all dieser Störungen ist dabei rein zufällig. Bei der Nutzung eines amplitudenmodulierten Signales ist eine Datenübertragung somit grundsätzlich als fehlerbehaftet zu betrachten. Weiterhin nachteilig zeigt sich die PLC-Schaltung in Bezug auf den Energieverbrauch, welcher zur Kommunikation benötigt wird. Mit dem erhöhten Energieverbrauch geht eine Erhöhung der abgestrahlten Energie einher. Dies wirkt sich wiederum negativ auf die elektromagnetische Verträglichkeit des Systems aus.

Für die Verwendung der Module in unterschiedlichsten Fahrzeugarten und -modellen sind dabei zur Bereitstellung der entsprechenden Ströme und Spannungen eine Parallelsowie die Reihenverschaltung der Module vorgesehen. Jedoch ergeben sich aus der jeweiligen Verschaltungsart weitere Nachteile in Bezug auf die PLC. So entsteht bei der Parallelschaltung der Module nach Abbildung 3.14 eine Aufteilung des Stromes,

welcher mit jedem zusätzlichen Modul weiter abnimmt. Bei der Reihenschaltung nach Abbildung 3.14 resultiert dies hingegen in einer Aufteilung der Spannung des sendenden Moduls über die empfangenden Module. Als Folge zeigt sich bereits bei der Verwendung von mehr als zwei Modulen eine Aufteilung der Kommunikationsleistung.

Parallelschaltung: Reihenschaltung: Speichermodul Speichermodul Speichermodul Speichermodul Speichermodul

Abbildung 3.14: Verschaltungsvarianten der Speichermodule

Als letzter und häufig als wichtigster Punkt angesehen werden die Systemkosten betrachtet. So setzt sich der Großteil der Kosten durch den Aufbau der PLC-Schaltung zusammen, an denen der eingesetzte Transformator den Hauptteil trägt. Neben weiteren elektrotechnischen Standardbauteilen kommt an diesem Punkt der Hauptvorteil der PLC zum Tragen, denn es werden keine zusätzlichen Kosten für Verkabelung und Steckkontakte verursacht. Da es der Hauptvorteil einer PLC ist die Datenübertragung über längere Strecken durch die Verwendung bereits vorhandener Leitungen zu realisieren, gibt es bei einer gewissen räumlichen Trennung einen Punkt, an dem sich die Kosten für die Verwendung einer PLC und die Kosten für eine Verlegung von Kabeln schneiden. Jedoch kann der Aufbau der PLC-Schaltung bei einer systematisch so nahen räumlichen Unterbringung der Speichermodule, wie bei einem Einbau in ein Fahrzeug nicht als wirtschaftlich günstiger betrachtet werden. Dieser Umstand relativiert sich allerdings bei einer hohen räumlichen Verteilung der Speichermodule

wieder. Alternativ zur angewendeten PLC-Schaltung besteht die Möglichkeit auf fertige PLC-ICs zuzugreifen. Zwei Beispiele hierzu sind der AFE031 von Texas Instruments oder der Sig60 der Firma Yamar Electronics. Letzterer bietet eine wesentlich höhere Störunempfindlichkeit gegenüber Störamplituden aufgrund einer Phasenmodulation zur Informationsübertragung. Diese noch relativ jungen Systeme können jedoch bereits teilweise mit den Kosten der hier verwendeten PLC-Schaltung konkurrieren und sollen in Zukunft noch deutlich preiswerter werden ([21]).

4 Analyse der auftretenden Ströme und Anpassung der Stromtragfähigkeit

In diesem Kapitel wird folgend die Analyse der auftretenden Ströme sowie die Anpassung der betreffenden Bauelemente und Leiterbahnzüge behandelt. Als kritischste Verbindungen zwischen dem Zellenstack und den Modulanschlussklemmen sind die Kontaktierungen der Hauptschalter Q16 und Q17 sowie des Shunts² RSNS1 auf der Modulplatine anzusehen, da es an diesen Stellen, bedingt durch die Stärke und Breite der Kupferschicht, zu einer deutlichen Verengung auf der Modulplatine kommt. Die schematische Abbildung 4.1 stellt den Leistungszweig innerhalb eines Moduls dar.




Abbildung 4.1: Blockdiagramm eines Speichermoduls

Die Aufgabe besteht nun darin, die elektrischen Verbindungen so auszulegen, dass diese den geforderten Strom des Energiespeichers sicher übertragen können und die Verlustleistung möglichst niedrig halten. Für die Entwicklung und Auslegung ist es somit unerlässlich die genauen Lade- und Entladeströme zu kennen. Für den in dieser Arbeit behandelten EVT-168 der Marke Brave wurden dazu vorrangig die Herstellerangaben ausgewertet. Ausgehend der Herstellerangabe der elektrischen Nennleistung von P_N =1500 Watt entspricht dies einer Stromstärke eines nahezu entladenen Moduls von

Niederohmiger elektrischer Widerstand, der zur Erfassung eines elektrischen Stromes verwendet wird.

37,5 Ampere. U_M in der Gleichung (5) zur Berechnung des Nennstroms steht für die Modulspannung.

$$I_N = \frac{P_N}{U_M} = \frac{1500 \, W}{40 \, V} = 37,5 \, A \tag{5}$$

Neben der Nennleistung wird weiterhin die Angabe des Spitzenwertes betrachtet. Dieser ist mit einer Spitzenleistung von P_s=2800 Watt beziffert und ergibt somit laut Gleichung (6) einen Spitzenstrom von 70 Ampere.

$$I_{S} = \frac{P_{S}}{U_{M}} = \frac{2800 \, W}{40 \, V} = 70 \, A \tag{6}$$

Gegenüber den Herstellerangaben wurden des Weiteren hochschulinterne Prüfstandmessdaten ausgewertet, welche ausschnittsweise in Abbildung 4.2 und 4.3 dargestellt sind. Diese Abbildungen beziehen sich sowohl auf den Eco-Modus als auch auf den Power-Modus des LEV. Wie in den beiden Abbildungen zu erkennen ist, tritt in beiden Modi ein maximaler Entladestrom von 125 Ampere auf. Die Dauer der Stromspitzen variieren aufgrund der unterschiedlichen Geschwindigkeiten von 3 bis 5 Sekunden.




Abbildung 4.2: Messreihenausschnitt des EVT-168 im Eco-Modus




Abbildung 4.3: Messreihenausschnitt des EVT-168 im Power-Modus

Zum Laden der Module soll eine eigens dafür entwickelte Solaranlage auf dem Gelände des Labors "Elektrische Mobilität" der Hochschule für Technik und Wirtschaft Dresden zum Einsatz kommen. Deren Aufbau besteht grundlegend aus zwei in Reihe geschalteten Solargeneratoren der SOLARWATT GmbH und einem Maximum Power Point Tracker (MPP-Tracker). Der MPP-Tracker sorgt für eine maximale Leistungsausbeute aus den Solargeneratoren und beinhaltet gleichzeitig die Laderegelung zum Laden der angeschlossenen Speichermodule ([6]). Die wichtigsten Daten der Solargeneratoren sind in Tabelle 3 gelistet und wurden dem Herstellerdatenblatt ([19]) entnommen. Entsprechend der Herstellerangaben und der Verschaltung der Solargeneratoren ergibt sich ein maximaler Ladestrom von 8,16 Ampere.

Tabelle 3: Datenblattangaben des SOLARWATT P210-60 GET AK

	Eigenschaften bei STC ³	Eigenschaften bei NOCT ⁴
Nennleistung	215 Wp	156 Wp
Nennspannung	28,3 V	25,7 V
Nennstrom	7,16 A	-
Leerlaufspannung	36,5 V	33,9 V
Kurzschlussstrom	8,16 A	6,60 A

Der Einsatz im LEV mit einem Entladestrom von bis zu 125 Ampere ist somit gegenüber dem deutlich geringerem Ladestrom von maximal 8,16 Ampere ausschlaggebend für die Auslegung der Stromtragfähigkeit. Da es sich jedoch bei der Beanspruchung des Maximalstroms um zeitlich stark begrenzte Vorgänge handelt, wurde eine Einschränkung des Entladestroms vorgenommen, um eine Überdimensionierung zu vermeiden. Als Anhaltspunkt zur Auslegung der Stromtragfähigkeit wurde anhand der Spitzenleistung der sich ergebende Spitzenstrom von 70 Ampere vorrangig betrachtet. Dies bestätigt auch die Abbildung 4.2, aus der eine Dauerstrombelastung von über 50 Ampere ab Sekunde 700 ersichtlich ist.

Die für die Dimensionierung von Leiterbahnzügen allgemein angewendete Spezifikation IPC-2221A ([13]) der Firma Institute of Printed Circuits⁵ (IPC) befindet sich im Ordner "Anlagen" auf der beigelegten CD. Die IPC-Spezifikation sieht für die Berechnung des Stroms auf außenliegenden Leiterbahnzügen die Gleichung (7) vor. Zu beachten ist dabei, dass sich der Querschnitt A aus der Leiterbahnbreite mal der Leiterbahnhöhe in mil errechnet. Ein mil bedeutet ein Tausendstel eines inch und beträgt somit 0,0254 Millimeter.

$$I = 0.048 * \Delta T^{0.44} * A^{0.725} \tag{7}$$

Die Angabe ΔT beschreibt die zugelassene Erwärmung des Leiterbahnzuges gegenüber der Umgebungstemperatur. In diesem Fall ist diese Spezifikation jedoch nicht

Standard Test Conditions: Bestrahlungsstärke 1000 W/m²; Spektrale Verteilung AM 1,5; Temperatur 25±2 °C; entsprechend EN 60904-3

Normal Operation Cell Temperature: Bestrahlungsstärke 800 W/m²; AM 1,5; Temperatur 20 °C; Windgeschwindigkeit 1m/s; elektrischer Leerlauf

⁵ 1957 gegründete Firma für Standardisierung in der Elektronikindustrie

ausnahmslos anwendbar, da diese von nur einer geradlinig strombelasteten Leiterbahn auf einer Leiterplatte mit einer Kupferstärke von 35 μm ausgeht, welche eine 35 μm starke Kupferlage auf der Rückseite besitzt. Weiterhin wird in der Spezifikation von einer Leiterplatte in natürlicher Konvektion und freier Abstrahlung ausgegangen. Aufgrund dieser Tatsachen und dem Umstand, dass die genauen Umgebungskonditionen für den Einsatz des geplanten Speichermoduls noch nicht komplett feststehen, wird die zulässige Temperaturerhöhung gegenüber der Umgebungstemperatur mit 60 Kelvin angesetzt. Wie die Gleichung (8) nach IPC-2221A zeigt, würde eine Leiterbahnbreite von über 35 mm notwendig sein um einen Strom von 70 Ampere bei einer Leiterbahnhöhe von 35 μm sowie einer Erwärmung von 60 Kelvin zu tragen.

$$B = \frac{I}{\frac{I}{k*\Delta T^{0,44}}} = \frac{\frac{70 A}{0,048*60 K^{0,44}} \frac{\frac{1}{0,725}}{0,048*60 K^{0,44}}}{\frac{35 \mu m*mil}{0.0254 mm}} \approx 1398,15 \, mil \approx 35,51 \, mm$$
(8)

Diese Dimensionen sind jedoch für eine möglichst platzsparende Leiterplatine unakzeptabel und müssen entsprechend angepasst werden. Die kostengünstige Optimierung des Platzbedarfs besteht dabei in der Erhöhung der Kupferstärke der Leiterbahnen. Die etablierte Schrittweite beträgt 35 µm. Dies ergibt die nächste Kupferstärke von 70 µm. Da sich die Gleichung (7), wie weiter oben angesprochen, auf eine Kupferstärke von 35 µm bezieht, muss eine Umrechnung der Parameter erfolgen. Grund hierfür ist der Fehler der unbeachteten Oberfläche in der IPC-2221A. So ergibt sich nach IPC-2221A beispielsweise für die Verdoppelung der Kupferschicht eine inkorrekte Halbierung der Leiterbahnbreite. Eine der wichtigsten Punkte bei der Leiterbahndimensionierung ist der Fakt, dass eine breite und dünne Leiterbahn stets kühler ist als eine schmale und dicke Leiterbahn, denn durch die größere Oberfläche kann mehr Wärme abgegeben werden, woraus eine höhere Stromtragfähigkeit resultiert. Entsprechend [20] wurde in Gleichung (9) der Strom umgerechnet, um die benötigte Leiterbahnbreite bei einer Kupferstärke von 70 µm in Gleichung (10) zu erhalten. Da die Breite B hierbei nicht als Konstante behandelt wird, ist die Umrechnung in diesem Fall nur als Näherung zu betrachten ([20]).

$$I_{70\,\mu m} = I_{35\,\mu m} * \sqrt{\frac{H}{35\,\mu m}} = 70\,A * \sqrt{\frac{70\,\mu m}{35\,\mu m}} \approx 99\,A$$
 (9)

$$B = \frac{I}{\frac{I}{K*\Delta T^{0,44}}} = \frac{\frac{99 A}{0,048*60 K^{0,44}} \frac{\frac{1}{0,725}}{0,048*60 K^{0,44}}}{70 \mu m*mil} \approx 1127,61 mil \approx 28,64 mm$$
(10)

Aufgrund von Toleranzen und gegebenenfalls einer eingeschränkten Entwärmung wird die Leiterbahnbreite von 28,64 mm auf 30 mm aufgerundet. Neben der Dauerstrombelastung ist jedoch noch die Maximalstrombelastung von 125 Ampere zu berücksichtigen. Angesichts dieser sehr hohen, aber kurzzeitigen Belastung, wäre eine Erweiterung der Kupferoberfläche zur besseren Entwärmung wünschenswert, jedoch durch die Anforderung der Platzersparnis nicht realisierbar. Alternativ dazu könnte statt einer Verbreiterung der Kupferschicht auch eine Erhöhung dieser angewendet werden. Dies hätte eine größere Wärmekapazität des Aufbaus zur Folge und könnte somit Temperaturspitzen besser abfangen. Jedoch gestalten sich die Kosten für Kupferstärken über 70 µm unakzeptabel für die zu realisierende Aufgabe.

Um herauszufinden ob die in Gleichung (10) berechnete Auslegung zwingend für die Maximalbelastung optimiert werden muss, wurde anhand einer Testplatine eine Temperaturuntersuchung durchgeführt. Der Versuchsaufbau gestaltete sich dabei wie folgt:

- zweilagige Kupferplatine
- Platinenmaterial: FR4
- Kupferschichthöhe $H_{CU} = (70/70) \mu m$
- Leiterbahnbreite $B_{LB} = 2*15 \text{ mm} = 30 \text{ mm}$
- Leiterbahnlänge $L_{LB} = 100 \text{ mm}$
- Platinenhöhe $H_{LP} = 1,5 \text{ mm}$
- freie Konvektion
- freie Abstrahlung
- liegende Anordnung

Für ein möglichst platzsparendes Platinendesign wurde die benötigte Leiterbahnbreite von 30 mm in 2 x 15 mm aufgeteilt und deckungsgleich auf Platinenoberseite und -unterseite aufgeteilt. Da diese Vorgehensweise für das endgültige Platinenlayout angestrebt wurde, wurde auch die Testplatine dementsprechend aufgebaut, um möglichst vergleichbare Messdaten zur endgültigen Anordnung zu erhalten. Anschließend wurden die Enden der Testplatine mit Schraubverbindungen versehen und an ein leistungsfähiges Netzteil angeschlossen. Zur Temperaturmessung wurde mittig auf der Oberseite der Platine ein Temperatursensor aufgebracht. Abbildung 4.4 zeigt den zeitlichen Temperaturanstieg der Testplatine bei einer Dauerstrombelastung von 70 Ampere und verdeutlicht die Temperaturerhöhung von 22°C Raumtemperatur auf 92°C. Bedingt durch den thermisch ungünstigeren Aufbau der Testplatine zur Optimierung des Platzbedarfs, stieg die in Gleichung (10) eingebrachte Temperaturdifferenz von 60 Kelvin auf 70 Kelvin an. Dieser Temperaturunterschied ist, bei der entsprechenden Wahl des Basismaterials, keineswegs problematisch, zeigt aber die Notwendigkeit der durchgeführten Anpassung nach Gleichung (9).




Abbildung 4.4: Temperaturverlauf der Messanordnung

Nach der Enderwärmung auf 92 °C bei einem Strom von 70 Ampere wurde der Strom entsprechend des Maximalstromes auf 125 Ampere erhöht und die Zeit bis zu einer weiteren Temperaturerhöhung von 10 Kelvin gemessen. Die gemessene Zeit von 10 Sekunden zeigt dabei eine genügend große Reserve gegenüber den Maximalstrombelastungszeiten von 3 bis 5 Sekunden, welche den Prüfstandsmessreihen entnommen wurden. Anhand dieser Daten ergibt sich, basierend auf einer maximalen Umgebungstemperatur von 40 °C, eine Maximaltemperatur von 120 °C. Somit ist bei einer Wahl des Platinenbasismaterials mit entsprechender Temperaturbeständigkeit ein deutlich kostengünstigerer Aufbau mit einer Kupferschichtstärke von 70 µm realisierbar.

Für das fertige Platinenlayout wird eine entsprechend massive Durchkontaktierung zwischen Platinenoberseite und -unterseite empfohlen. Diese erhöht durch geringen Aufwand die Wärmekapazität und kompensiert, wie bereits angesprochen, Temperaturspitzen. Des Weiteren wird nach Möglichkeit eine Oberflächenerweiterung empfohlen, um die Entwärmung der Leiterplatine zu unterstützen.

5 Entwicklung und Aufbau des Batteriemanagementsystem (BMS)

5.1 Auswahl des BMS

Im Projekt des modularen Batteriesystems wurde das BMS schon mehrfach gewechselt. Der Grund hierfür war die immer breitere Auslegung der Speichermodule für den späteren Einsatz sowie die Eingrenzung der Spannungsebene. Zu Beginn wurden die Speichermodule so ausgelegt, dass durch eine 12 Volt Modulspannung und ein entsprechendes Verschalten mehrere Spannungsebenen mit geringer Leistung realisiert werden sollten ([2]). Dadurch wurden nur wenige in Reihe geschaltete Zellen pro Modul benötigt. Mit der Erweiterung der Einsatzmöglichkeiten stiegen jedoch auch die Anforderungen an die Leistung der Module. Zur Beschränkung der Verluste durch zu hohe Ströme wurde die Spannungsebene auf 48 Volt angehoben und festgelegt. Die Spannungsebene von 48 Volt, wie in Abbildung 5.1 zu sehen, bietet einen weiten Spannungsbereich für den Einsatz der Module.




Abbildung 5.1: 48 Volt Spannungsebene, [10]

Bedingt durch diese erhöhte Spannungsebene wurde der Einsatz von deutlich mehr in Reihe geschalteten Zellen notwendig und führte zur Entwicklung eines BMS mit einem Zellenstack aus 12 seriellen Zellen. Als Ladeschlussspannung des Zellenstacks ergab sich somit eine Spannung von 50,4 Volt. Zur Veranschaulichung des Standes der vorangegangenen Arbeiten soll Abbildung 5.26 dienen. Diese zeigt den zur Unterstützung von 12 Speicherzellen verwendeten BMS-ICs vom Typ LTC6804 des Herstellers Linear Technology. Dieser wird von einem Atmega168 gesteuert, welcher neben weiteren Funktionen auch für die PLC zuständig ist ([5]).




Abbildung 5.2: Blockdiagramm des zuvor entwickelten BMS⁶, [5] S. 9

Jedoch werden handelsübliche LEVs mit einer deutlich höheren Spannungstoleranz betrieben. Dies bedingt sich aus dem noch bedeutenden Einsatz von Bleiakkumulatoren, welche mit einer Ladeschlussspannung von 14,4 Volt betrieben werden. Zur Realisierung der 48 Volt Spannungsebene werden dazu vier Bleiakkumulatoren in Reihe geschaltet. Die Spannungstoleranz dieser Fahrzeuge liegt somit bei über 57,6 Volt. Dies zeigt die Funktion bis weit in den Überspannungsbereich (siehe Abbildung 5.1) hinein. Da bei höherer Spannung die benötigten Ströme und somit auch die Verlustleistungen entsprechend sinken wurde die Auslegung des BMS ein weiteres Mal

^{*} Entsprechend der dem Bild entnommenen Arbeit wurde die darin beschriebene Filterspule nachträglich dem Blockschaltbild hinzugefügt.

geändert. Als Spannungsobergrenze wurde hierbei die Kleinspannungsgrenze von 60 Volt Gleichspannung gewählt, welche aufwändige Personenschutzmaßnahmen wie Berührungsschutz, Potentialausgleich oder Isolationsüberwachung nicht notwendig macht und auch für Kinder gefahrlos ist [10]. Ausgehend von dieser Spannungsobergrenze und der typischen Zellenladeschlussspannung von 4,2 Volt erschließt sich die nötige Anzahl von 15 in Reihe geschalteten Zellen. Ein erster offensichtlicher Nachteil zeigt sich durch die Spannungsobergrenze von 60 Volt, welche die Zellenladeschlussspannung auf 4 Volt begrenzt. Diese kann jedoch bei entsprechender Anpassung sowie bei gegebener Spannungstoleranz des Fahrzeuges weiter angehoben werden. Als Vorteil ergibt sich allergings eine schonendere Behandlung der Zellen durch die niedrigere Zellenladeschlussspannung. Des Weiteren ist das Energiespeichervermögen kurz vor der typischen Zellenladeschlussspannung deutlich geringer, wodurch eine derartige Auslegung gerechtfertigt werden kann. Die Auswahl für einen BMS-IC mit einer Unterstützung von 15 Zellen ist jedoch recht gering und beschränkt sich auf wenige Hersteller. Neben Alternativen wie dem CW1165 von CellWise Microelectronics, dem TB9141FG von Toshiba oder dem MK5238 von LAPIS Semiconductor zeigte der BQ76940 der Firma Texas Instruments die meisten Vorteile auf. Er wies neben den besten Eigenschaften (siehe unten) die umfangreichste Dokumentation aller IC auf. Der bedeutendste Vorteil liegt jedoch im Anschaffungspreis des BQ76940, welcher aktuell mit 4,74 US Dollar mit Bezug direkt beim Hersteller dem besten Preis-Leistungs-Verhältnis entspricht. Weiterhin garantiert Texas Instruments als großes Unternehmen eine hohe und sichere Verfügbarkeit des Bauelementes.

Der BQ76940 hat laut Datenblatt ([11]) folgende wichtigste Eigenschaften:

- Unterstützung von 9 bis 15 Zellen auf Lithium-Basis
- passiver Zellausgleich durch chipintegrierte Schalter
- interner 5 mA Zellenausgleichsstrom
- erweiterbarer externer Zellenausgleich
- Messzeit zur Datenerfassung aller Zellen: 250 ms

- Überwachungsfunktionen
 - 14-Bit Analog Digital Converter (ADC) zur Messung der Zellspannungen
 - 14-Bit ADC zur Messung für bis zu drei externe Temperatursensoren
 - 16-Bit ADC zur Messung des Speichermodulstroms
- Schutzfunktionen
 - Überstromschutz beim Entladen
 - Kurzschlussstrom beim Entladen
 - Zellenüberspannungsabschaltung
 - Zellenunterspannungsabschaltung
- Alarmunterbrechung für Mikrocontroller
- Inter-Integrated Circuit⁷-Schnittstelle (I²C-Schnittstelle)
- Steuerung des Lade- und Entlade-MOSFET
- 44-pin Thin Shrink Small Outline Package (TSSOP)
- Bereitstellung einer Versorgungsspannung von 3,3 Volt (max. 45 mA)

Eine schematische Darstellung der Funktionsblöcke des BQ76940 zeigt Abbildung 5.3.




Abbildung 5.3: Funktionsblockdiagramm des BQ76940, [11]

⁷ 1982 von Philips Semiconductors (heute NXP Semiconductors) entwickelter serieller Datenbus.

Der BQ76940 agiert dabei als Vorschaltmodul für die Umsetzung der integrierten Zellenstackmanagementfunktionen wie Zellüberwachung, Balancing⁸ und Schutzabschaltung. Der integrierte Analog/Digitalwandler ermöglicht dabei die Auswertung aller systemkritischen Parameter wie beispielsweise die Spannung der einzelnen Zellen, den Zellenstackstrom sowie chipinterne und gegebenenfalls bis zu drei externe Temperaturen. Eine Kalibrierung wird serienmäßig beim Herstellungsprozess des Chips vorgenommen und die daraus entstandenen Werte direkt in die entsprechenden Register programmiert. Als zusätzliche Schutzmaßnahmen zur Erhöhung der Modulzuverlässigkeit bietet der BQ76940 programmierbare Grenzwerte für die Spannungen beim Laden sowie beim Entladen. Der Zellenstack wird ebenfalls durch programmierbare Werte vor Überstrom sowie einem Kurzschlussstrom geschützt. Dieser Schutz wird durch zwei integrierte Transistortreiber realisiert, welche direkt zur Ansteuerung der extern verbauten Hauptschalter für das Laden und Entladen verwendet werden. Ein Alarmpin liefert beispielsweise als Interruptsteuerung umgehend Informationen zu Fehlzuständen an den Mikrocontroller. Der BQ76940 stellt dabei die Slave-Einheit am Datenbus dar. Die Auswertung der Daten sowie die daraus bedingten Vorgänge müssen hingegen durch einen Mikrocontroller als Master-Einheit bewerkstelligt werden.

Ausgleichsvorgang der die Anpassung aller Zellspannungen innerhalb eines Energiespeichers gewährleistet.

5.2 Schaltungsentwurf des BMS

5.2.1 Entwurfsvorbereitungen

Zu Beginn des Schaltungsentwurfs gilt es die wichtigsten Schlüsselfragen zu klären. Als Erstes ist festzulegen welche Anzahl von Speicherzellen verbaut werden soll. Wie bereits im Kapitel 5.1 erläutert sind für ein Speichermodul 15 Speicherzellen vorgesehen. Somit ergibt sich die maximal erlaubte Spannung des Systems von 75 Volt laut Datenblatt ([11]). Für die in der Arbeit behandelte Zellladeschlussspannung von 4 Volt reduziert sich die Modulladeschlussspannung auf 60 Volt. Die Option des Cyclic Redundancy Check⁹ (CRC) wird aufgrund der unmittelbaren Nähe des BQ76940 zum Mikrocontroller nicht gewählt. Da der BQ76940 als einziger Slave-Teilnehmer mit dem I²C-Datenbus verbunden ist, wird die unterste Adresse von 0x08 zur Kommunikation genutzt. Als externe Spannungsversorgung benötigt der Mikrocontroller eine Spannung von 3,3 Volt. Die korrekte Auswahl aus der Familie der BQ769x0 ist somit laut Tabelle 4 der BQ7694002DBT.

Tabelle 4: Modellvarianten des BQ76940, [11]

TUBE	TAPE & REEL	CELLS	I ² C ADDRESS (7-Bit)	LDO (V)	CRC	PACKAGE	
bq7692000PW	bq7692000PWR	_		0.5	No		
bq7692001PW ⁽¹⁾	bq7692001PWR ⁽¹⁾		000	2.5	Yes		
bq7692002PW ⁽¹⁾	bq7692002PWR ⁽¹⁾	3–5	0x08		No	20-TSSOP (PW)	
bq7692003PW	bq7692003PWR			3.3	Yes		
bq7692006PW	bq7692006PWR		0x18		No		
bq7693000DBT	bq7693000DBTR		0x08	2.5	No		
bq7693001 DBT	bq7693001DBTR			2.5	Yes		
bq7693002DBT ⁽¹⁾	bq7693002DBTR ⁽¹⁾	6–10	6–10	UXU8		No	30-TSSOP (DBT)
bq7693003DBT	bq7693003DBTR			3.3	Yes		
bq7693006DBT	bq7693006DBTR		0x18		No		
bq7694000DBT	bq7694000DBTR			2.5	No		
bq7694001 DBT	bq7694001DBTR		000	2.5	Yes		
bq7694002DBT	bq7694002DBTR	9–15	9–15 0x08 0x18		No	44-TSSOP (DBT)	
bq7694003DBT	bq7694003DBTR			3.3	Yes		
bq7694006DBT	bq7694006DBTR				No		

⁹ Ein Verfahren zur Bestimmung eines Prüfwerts zur Fehlererkennung in Daten.

Als nächster Schritt sind die entsprechenden Hauptschalter zum Laden und Entladen zu wählen. Hierbei ist auf eine entsprechende Spannungsfestigkeit der Bauelemente zu achten. Ein weiteres Auswahlkriterium ist dabei der Innenwiderstand, der im Zusammenspiel mit dem Drain-Source-Strom die maximal zulässige Verlustleistung nicht übersteigen darf. Für die Erfüllung dieser Punkte wurde der AUIRLS4030-7P der Firma International Rectifier ausgewählt. Dessen Datenblatt befindet sich als Anlage auf der beigelegten CD.

Die wichtigsten Daten sind:

- Innenwiderstand: maximal 3,9 m Ω
- Drain-Source Durchbruchspannung: 100 Volt
- Drainstrom: 190 Ampere
- Verlustleistung: maximal 370 Watt
- Arbeitstemperaturbereich: -55 °C bis 175 °C
- Abmessungen: $BxLxH = (10,35x15,3x4,55) \text{ mm}^3$

Als nächstes wichtiges Bauteil ist der Stromerfassungswiderstand (Shunt) zu dimensionieren. Dieser bewirkt bei einem Stromfluss durch ihn eine dem Strom proportionale Spannung, welche als Messsignal zur Auswertung des Zellenstackstroms genutzt wird. Die Dimensionierung kann hierbei nicht frei erfolgen, sondern muss mit den später zu programmierenden Schwellwerten für Überstrom oder Kurzschlussstrom übereinstimmen. Das Bit RSNS stellt dabei einen Teiler der beiden programmierbaren Schwellwerte dar, welche in den Tabellen 5 und 6 dargestellt sind.

Tabelle 5: Programmiercodes für Überstrom, [11]

Code	RSNS = 1 (in mV)	(RSNS = 0 (in mV)
0x0	17	8
0x1	22	11
0x2	28	14
0x3	33	17
0x4	39	19
0x5	44	22
0x6	50	25
0x7	56	28
0x8	61	31
0x9	67	33
0xA	72	36
0xB	78	39
0xC	83	42
0xD	89	44
0xE	94	47
0xF	100	50

Tabelle 6: Programmiercodes für Kurzschlussstrom, [11]

Code	RSNS = 1 (in mV)	RSNS = 0 (in mV)
0x0	44	22
0x1	67	33
0x2	89	44
0x3	111	56
0x4	133	67
0x5	155	78
0x6	178	89
0x7	200	100

Für die Festlegung der Grenzwerte für Überstrom und Kurzschlussstrom ergeben sich aus dem in Kapitel 4 (Analyse der auftretenden Ströme und Anpassung der Stromtragfähigkeit) ermittelten maximalen Entladestrom von 125 Ampere und dem maximal zulässigem Drainstrom der Hauptschalter von 190 Ampere. Der Grenzwert für einen Überstrom wurde mit 150 Ampere und der Kurzschlussstrom mit 180 Ampere angezielt. Um die Verlustleistung für die Stromerfassung über dem Shunt möglichst gering zu halten wurde das Bit RSNS auf 0 gesetzt. Mit den Endwerten der Schwellwerte ergibt sich nach den Gleichungen (11) und (12) folgender Widerstand für den Shunt:

$$RSNS = \frac{50 \, mV}{150 \, A} = 333, \overline{3} \, \mu \, \Omega \tag{11}$$

$$RSNS = \frac{100 \, mV}{180 \, A} = 555, \overline{5} \, \mu \, \Omega \tag{12}$$

Aufgrund dieser Werte wurde der WSLP5931L3000FEA als Shunt zur Stromerfassung gewählt.

Die wichtigsten Daten lauten wie folgt:

• Messwiderstand: $300 \mu\Omega \pm 1\%$

• Verlustleistung: maximal 10 Watt

• Arbeitstemperaturbereich: -65 °C bis +170 °C

• Abmessungen: $BxLxH = (7,75x15x0,5) \text{ mm}^3$

Eine umfangreichere Beschreibung kann dem Datenblatt in den Anlagen der beigelegten CD entnommen werden. Anhand dieses Widerstandswertes wurden die Schwellwerte berechnet. So errechnet sich als idealer Schwellwert des Überstroms 150 A × 300 $\mu\Omega$ = 45 mV. Aus Tabelle 5 ergeben sich die nächstgelegenen Schwellwerte von 44 mV (0x0D) und 47 mV (0x0E) mit einem Überstrom von 146,6 Ampere und 156,6 Ampere. Um eine Schutzabschaltung unter 150 Ampere zu vermeiden, wird der Schwellwert von 47 mV gewählt, welcher einem Strom von 156,6 Ampere entspricht. Für die Berechnung des Kurzschlussstromschwellwerts wurde von einem idealen Schwellwert mit 180 A × 300 $\mu\Omega$ = 54 mV ausgegangen. Aus Tabelle 6 ergeben sich die

nächstgelegenen Schwellwerte von 44 mV (0x02) und 56 mV (0x03) mit einem Kurzschlussstrom von 146,6 Ampere und 186,6 Ampere. Da die Hauptschalter bis zu einem Strom von 190 Ampere ausgelegt sind, wurde der Schwellwert von 56 mV gewählt. Dies entspricht einem Kurzschlussstrom von 186,6 Ampere. Weiterhin ist die Programmierung von Verzögerungszeiten zur Auslösung von Schutzmaßnahmen für beide Ströme vorgesehen. Bei der Festlegung dieser Zeiten wurde sich weitestgehend an den Empfehlungen des Herstellers orientiert. Die Verzögerungszeit bei einem Überstrom wurde dabei aus den Werten der Tabelle 7 auf 640 ms (0x6) festgelegt. Der wesentlich kritischere Kurzschlussstrom wurde anhand der Tabelle 8 auf eine deutlich kürzere Zeit von 100 μs (0x1) reduziert.

Tabelle 7: Programmiercodes der Überstromauslösezeit, [11]

Code	(in ms)
0x0	8
0x1	20
0x2	40
0x3	80
0x4	160
0x5	320
0x6	640
0x7	1280

Tabelle 8: Programmiercodes der Kurzschlussstromauslösezeit, [11]

Code	(in μs)
0x0	70
0x1	100
0x2	200
0x3	400

Neben den Grenzwerten der Ströme sind die Schlussspannungen der Zellen einzustellen. Wie bereits im Kapitel 5.1 (Auswahl des BMS) beschrieben, liegt die zulässige Ladeschlussspannung einer Zelle bei 4 Volt. Um jedoch eine unzulässige Abschaltung der Speichermodule bei Systemen mit Energierückgewinnungseigenschaften zu umgehen, wurde zum Schutz der Zellen eine Spannung von 4,2 Volt gewählt. Für die

Entladeschlussspannung wurde ein Wert von 2,7 Volt gewählt. Da diese Werte im BQ76940 als Binärwerte für den ADC hinterlegt werden, kann eine Vorabberechnung dieser zu programmierenden Werte nicht erfolgen. Grund hierfür sind die im Herstellungsprozess gespeicherten Kalibrierungswerte von Verstärkungsfaktor (Gain) und Offset. Eine Umrechnung und Speicherung der Spannungen muss somit zur Laufzeit des Systems erfolgen. Genau wie bei den Strömen ist auch bei den Spannungen eine Programmierung von Verzögerungszeiten für Schutzmaßnahmen notwendig. Diese zeitlich unkritischeren Verzögerungen wurden anhand der Tabellen 9 und 10 vorgenommen. So wurde für eine Überschreitung der Zellladeschlussspannung eine Verzögerungszeit von 2 Sekunden (0x1) sowie für eine Unterschreitung der Zellentladeschlussspannung eine Verzögerungszeit von 4 Sekunden (0x1) gewählt.

Tabelle 9: Programmiercodes der Auslösezeit bei Zellüberspannung, [11]

Code	(in s)
0x0	1
0x1	2
0x2	4
0x3	8

Tabelle 10: Programmiercodes der Auslösezeit bei Zellunterspannung, [11]

Code	(in s)
0x0	1
0x1	4
0x2	8
0x3	16

Die sich aus den festgelegten Parametern ergebenden Werte der verschiedenen Register, wurden in Tabelle 11 zusammengefasst.

Tabelle 11: Programmiercodes für Optimierung und Schutzfunktionen

Register	Wert
CC_CFG ¹⁰	0x19
PROTECT1	0x0B
PROTECT2	0x9C
PROTECT3	0x50

Als Besonderheit gegenüber anderen Systemen ist die eingeschränkte Nutzung der Gehäusepins VC0 bis VC15 zum Ladeausgleich aufgrund von Spannungsgrenzwerten zu beachten ([12]). Der Aufbau der Zellenverschaltung ist dabei so gewählt, dass sich aus den 15 angeschlossenen Zellen drei Gruppen von jeweils fünf aneinander liegenden Speicherzellen ergeben. Die Aufteilung lautet wie folgt: Gruppe1=VC1..VC5, Gruppe2=VC6..VC10 und Gruppe3=VC11..VC15. Die Spannungsgrenzwerte sind in differenzielle sowie single-ended Spannungen aufgeteilt. Eine differentielle Spannungsbegrenzung bezieht sich dabei auf die maximal zulässige Spannung zwischen zwei nebeneinanderliegenden Gehäusepins innerhalb einer Gruppe. Eine single-ended Spannungsbegrenzung hingegen bezieht sich auf die maximal zulässige Spannung eines Gehäusepins gegen einen bestimmten Pin der jeweiligen Gruppe, welcher in der Gruppe1 die Masse (VSS) darstellt. Zum genaueren Verständnis der Zusammenhänge soll Abbildung 5.4 dienen, in dem die Spannungsquellen C1 bis C5 die Speicherzellen repräsentieren.

Für eine optimale Leistungsfähigkeit ist das Register CC_CFG nach dem Systemstart mit dem Wert 0x19 zu programmieren. (siehe Datenblatt ([11]), S. 39)




Abbildung 5.4: Spannungsaufteilung in der ersten Zellgruppe

Die maximal zulässigen differenziellen Spannungen an Cell1 bis Cell5 sowie die maximal zulässigen Spannungen gegen VSS sind in Tabelle 12 aufgeführt und gelten analog für alle drei Gruppen. V0 und VSS werden dabei lediglich durch VC5b und VC5x sowie VC10b und VC10x ersetzt.

Tabelle 12: Spannungsgrenzen der ersten Zellgruppe

	0 11	
		max. Spannung
Differentiell:	Gehäusepin:	9,0 Volt
gegen VSS:	VC0	3,6 Volt
	VC1	7,2 Volt
	VC2	14,4 Volt
	VC3	21,6 Volt
	VC4	28,8 Volt
	VC5	36,0 Volt

Anhand dieser Daten wurden alle möglichen Verschaltungen der fünf Speicherzellen simuliert und die jeweilig auftretenden Spannungen notiert. Eine anschließende Auswertung lieferte somit die in Tabelle 13 aufgelisteten zulässigen Verschaltungskombinationen, welche eine Gültigkeit für alle drei Gruppen besitzt. Die vollständige Aufstellung und Auswertung ist in Anhang 7.6 (Darstellung der zulässigen Verschaltungskombinationen) beigefügt. Aufgrund dessen ist ersichtlich, dass nicht alle Zellen einer Gruppe bzw. des Zellenstacks gleichzeitig ausgeglichen werden können. Es ist somit, bei unzulässigen Verschaltungskombinationen, eine serielle Umschaltung zwischen den zulässigen Verschaltungskombinationen während des Ladeausgleichs notwendig.

Tabelle 13: Zulässige Verschaltungskombinationen

Cell1	Cell2	Cell3	Cell4	Cell5
1	0	0	0	0
0	1	0	0	0
0	0	1	0	0
1	0	1	0	0
0	0	0	1	0
1	0	0	1	0
0	1	0	1	0
0	0	1	1	0
0	0	0	0	1
1	0	0	0	1
0	1	0	0	1
0	0	1	0	1
1	0	1	0	1
0	0	0	1	1
1	0	0	1	1

5.2.2 Schaltungs- und Layoutentwicklung

Aus den in Kapitel 5.2.1 (Entwurfsvorbereitungen) gewonnen Parametern und Daten wurde für die Erstellung einer BMS Gerätebibliothek ein Evaluation Board entwickelt. Parallel zur Entwicklung des Evaluation Boards wurde die in der vorangegangenen Arbeit ([5]) geschaffene Empfängerplatine für einen Single-Board-Computer (SBC) überarbeitet sowie ein neues Layout entwickelt und gefertigt (siehe Abbildung 5.5).




Abbildung 5.5: Überarbeitetes Adapterplatinenlayout

Für die Realisierung einer platzsparenden effektiv arbeitenden und Zellenladeausgleichsschaltung ist eine externe Erweiterung des internen Ladeausgleichs des BQ76940 nötig, da dieser lediglich einen Ausgleichsstrom von maximal 5 mA pro Zelle tragen kann. Eine weitere Besonderheit des BQ76940 ist hierbei die gemeinsame Nutzung von nur einem Gehäusepin pro Zelle für die Zellenspannungsmessung und dem Zellenausgleich. Zur Ansteuerung einer externen Zellenausgleichsschaltung ist somit eine Kombination des internen und externen Zellenausgleichs notwendig, in dem der interne Ladeausgleich für eine externe Ansteuerung verwendet wird. Abbildung 5.6 verdeutlicht dieses Zusammenspiel ausschnittsweise an der Speicherzelle Nummer 13. Durch Aktivierung des internen Ladeausgleichs zwischen VC13 und VC12 entsteht ein durch R24 und R23 begrenzter Stromfluss. Dieser erzeugt eine Spannung über R24 und verringert somit die Spannung am Gate von Q13 gegenüber Source. Der Transistor schaltet durch und verursacht einen deutlich höheren Entladestrom, bedingt durch den wesentlich kleineren Widerstand von R13. Der Widerstand R34 sorgt im inaktiven Zustand für eine hochohmige Drain-Source-Strecke. Die Zenerdiode begrenzt die Spannung am Gate auf 5.6 Volt zum Schutz von Q13.




Abbildung 5.6: Ausschnitt der externen Ladeausgleichsschaltung

Die Dimensionierung des Widerstandes zum externen Ladeausgleich ist ein Kompromiss aus einem möglichst zügigem Ladeausgleich der Speicherzellen und der zulässigen Temperaturerhöhung der Platine. Durch den geplanten Einbau in ein geschlossenes Gehäuse ist die Entwärmung der Platine eingeschränkt und hat demnach einen geringen zulässigen Energieumsatz von elektrischer in thermische Energie zufolge. Wegen der Beschränkung der Leistungswiderstände auf wenige Quadratzentimeter der Platinenoberfläche wurde eine Temperaturerhöhung gegenüber der Umgebung von 80 Grad Celsius angestrebt. Aus Gleichung (13) ([18]) ergibt sich, nach Anpassung des Wärmeübergangskoeffizienten auf α =5 W/(m²K) für eine liegende Platine nach [17], eine realisierbare Verlustleistung von rund 4,02 Watt.

$$P = \Delta T * \alpha * 2 * B * H = 80 K * 5 \frac{W}{m^2 * K} * 2 * 0,075 m * 0,067 m = 4,02 W$$
 (13)

In Anbetracht der Tatsache, dass maximal neun Speicherzellen gleichzeitig entladen werden können entspricht dies einer Verlustleistung von etwa 0.45 Watt pro Zelle. Bei einer Zellladeschlussspannung von 4 Volt wird somit ein Entladestrom von ~111,67 mA erreicht. Nach Gleichung (14) errechnet sich ein Widerstandswert von rund 35,82 Ω .

$$R = \frac{P}{I^2} = \frac{0.44 \,\overline{6} \,W}{(111, \,\overline{6} \,mA)^2} \approx 35.82 \,\Omega \tag{14}$$

Entsprechend der E12-Reihe¹¹, aus der DIN IEC 60063, wurde der Widerstandswert von 39 Ohm gewählt. Dies gewährleistet neben einer gewissen Sicherheit auch eine gute Verfügbarkeit. Die komplette externe Ladeausgleichsbeschaltung ist im Anhang 7.3 dargestellt. Die weitere Beschaltung des BQ76940 zur Stromerfassung, Hauptschalteransteuerung, Temperaturmessung sowie die Kommunikationsschnittstelle sind im Anhang 7.4 dargestellt und wurden aus der Herstellerdokumentation übernommen. Abbildung 5.7 zeigt das fertige Evaluation Board, an dem die Erstellung der Softwarebibliothek vorgenommen wurde.

Beschreibt eine genormte Staffelung der Nennwerte von passiven Bauelementen.




Abbildung 5.7: Evaluation Board des BQ76940

Als Host-Controller wurde der Atmega168 der Atmel Corporation sowie weitere Peripherien aus der vorangegangenen Arbeit ([5]) übernommen. Der Mikrocontroller ist dabei sowohl für die Kommunikation über I²C zum BQ76940 als auch für die Kommunikation mit weiteren Speichermodulen per PLC zuständig. Zur übernommenen Peripherie zählt eine RGB-LED sowie ein magnetischer Summer. Die RGB-LED dient sowohl als optische Statusanzeige als auch für verschiedenste Fehlermeldungen, welche hingegen vom Summer akustisch signalisiert werden. Da die RGB-LED vom Typ ASMT-YTC7-0AA02 bei Vollansteuerung zusammen mit dem Summer KPX-G1203UB-6397 einen Strom von ca. 90 mA benötigen, ist die Verwendung eines externen Spannungsreglers notwendig, dessen Einsatz zugleich ein manuelles Booten des BQ76940 unnötig macht. Die gesamte Beschaltung des Host-Controllers mit Kommunikation-Schnittstellen, externem Spannungsregler, Tristate-Leistungsstufe und Peripherie zur Statussignalisierung sind im Anhang 7.5 dargestellt.

5.3 Entwicklung der Softwarebibliothek

Für einen möglichst einfachen Umgang und zur weiteren Verwendung wird in diesem Kapitel die erstellte Gerätebibliothek erklärt und dokumentiert. Aufgrund des in den vorangegangenen Arbeiten erstellen Programmcodes in der Programmiersprache C wurde diese auch hier gewählt, um eine größtmögliche Kompatibilität beider Arbeiten zu erreichen.

5.3.1 Dokumentation zur Bibliothek I²C BQ7640

Für die grundlegende Kommunikation über die I²C-Schnittstelle bzw. Two-Wire-serial-Interface (TWI) wurde die Bibliothek i2c_bq76490.h erstellt ([16]). In dieser sind die 7-Bit I²C-Adresse des BQ76940 sowie alle Funktionen der dazugehörigen Quellcodedatei i2c_bq76490.c definiert, welche in Tabelle 14 gelistet sind.

Tabelle 14: Liste aller Funktionen der Bibliothek I²C_BQ7640

void	i2c_init(void)
uint8_t	i2c_start(void)
void	i2c_stop(void)
uint8_t	i2c_write(uint8_t reg_adr ,uint8_t data_reg)
uint8_t	i2c_read(uint8_t reg_adr, uint8_t twice)
uint8_t	registerRead(uint8_t reg_adr)
uint16_t	registerDoubleRead(uint8_t reg_adr)
uint8_t	registerArrayRead(uint8_t reg_adr, uint16_t array[], uint8_t count)
uint8_t	registerWrite(uint8_t reg_adr, uint8_t reg_data)

Die Funktion i2c_init() konfiguriert die vom BQ76940 fest definierte Kommunikationsfrequenz von 100 kHz an der Taktleitung am Mikrocontroller. Das Grundgerüst der Kommunikation, nach Herstellervorgabe, stellen dabei i2c_start(), i2c_read(), i2c_write() und i2c_stop() dar. Anhand dieser Grundlage wurden die direkt auf die Kommunikation mit dem BQ76940 zugeschnittenen Funktionen erstellt. Zum Schreiben eines Registers im BQ76940 wird dazu der Funktion registerWrite()

die Registeradresse sowie das zu speichernde Datenbyte übergeben. Quittiert wird diese Funktion im Fehlerfall mit einem Rückgabewert ungleich Null. Für das Lesen eines einzelnen 8-Bit Registers ist die Funktion registerRead() zuständig, welcher lediglich die auszulesende Registeradresse mitzuteilen ist. Das ausgelesene Byte wird anschließend als Rückgabewert ausgegeben. Eine weitere Besonderheit des BQ76940 laut Datenblatt ist das Auslesen der in mehreren Registern aufgeteilten Wandlerwerte der ADCs. So gilt es benachbarte Register nicht einzeln sondern durch die implementierte Adressinkrementierung ohne Zwischenpausen auszulesen. Diese wird in den beiden Funktionen registerDoubleRead() und registerArrayRead() angewandt um Werte bis 16-Bit oder komplette Registerlisten auszulesen. Im Gegensatz zu registerDoubleRead() muss bei registerArrayRead() jedoch ein entsprechend großes Feld sowie die Anzahl der auszulesenden Speicherwerte übergeben werden, damit diese direkt in das übergebene Feld gespeichert werden können, da diese nicht über den Rückgabewert zurückgegeben werden können.

5.3.2 Dokumentation zur Bibliothek Interrupt

Da der Pin Alert des BQ76940 eine Oder-Verknüpfung aller Bits im Register SYS_STAT darstellt, wurde zur Behandlung von Fehler- und Zustandsmeldungen die Bibliothek interrupt.h mit dem in Tabelle 15 ersichtlichen Inhalt angelegt. Um dem Anwender die Verwendung der in ISR() definierten und in interrupt_init() initiierten Interruptfunktion nicht aufzudrängen wurde der Inhalt der Interruptroutine in die Funktion checkSTAT() ausgelagert. Da zusätzlich zu den Fehlermeldungen auch die Fertigstellung eines ADC-Wertes für den Zellenstackstrom durch den Alert-Pin signalisiert werden, ist somit eine Kontrolle des Registers SYS_STAT unabhängig von einem Interrupt möglich. checkSTAT() stellt dabei ein Grundgerüst für die Behandlung von Fehlermeldungen bereit und sorgt automatisch für eine Zwischenspeicherung des Zellenstackstrom, wenn CC_READY gleich Eins ist.

Tabelle 15: Liste aller Funktionen der Bibliothek Interrupt

void interrupt_init(void)
void checkSTAT(void)
ISR(INT1_vect)

5.3.3 Dokumentation zur Bibliothek BQ76940

In der Bibliotheksdatei bq76940.h wurden alle Registernamen, entsprechenden der Registerkarte aus dem Herstellerdatenblatt, mit ihren Registeradressen versehen. Die komplette Registerkarte kann im Anhang 7.1 sowie im Datenblatt eingesehen werden. Des Weiteren wurden relevante Bits der Register mit den Namen entsprechend des Herstellerdatenblatts als Makros abgelegt. Neben den herstellerbedingten Makros wurden noch weitere systembedingte Makros angelegt, welche in der Tabelle 16 zu sehen sind. Wichtig ist hierbei die exakte Einhaltung der Einheiten beim Definieren dieser, da jene für eine effiziente und korrekte Weiterverwendung bzw. -verarbeitung unabdingbar sind.

Tabelle 16: Makros der Bibliothek BQ76940

Makro	Einheit	Bedeutung
NUMBER_OF_CELLS	-	Anzahl der Speicherzellen
OV_THRESHOLD	mV	Schwellwert beim Laden
UV_THRESHOLD	mV	Schwellwert beim Entladen
R_SHUNT	hμΩ	Widerstandswert des Shunts
ZLSS	mV	Zellladeschlussspannung
ZUELS	mV	Zellüberladungsspannung
MAX_TEMP	°C	maximal zulässige Temperatur
		des Zellenstacks

Aufbauend auf den Funktionen der Kommunikation wurden speziell für den BQ76940 die in der Tabelle 17 gelisteten Funktionen in der Quellcodedatei bq76940.c programmiert.

Tabelle 17: Liste aller Funktionen der Bibliothek BQ76940

	<u>~</u>
uint8_t	bq76940_init(void)
uint8_t	enterShipMode(void)
int8_t	offsetRead(void)
uint16_t	gainRead(void)
uint16_t	PackVoltageRead(void)
uint16_t	CellVoltageRead(uint8_t cellregister)
uint8_t	CellArrayVoltageRead(uint16_t cellV[])
uint8_t	tripCalculator(uint32_t thershold)
uint8_t	OVtripWrite(void)
uint8_t	UVtripWrite(void)
int16_t	TempRead(uint8_t number)
int16_t	CurrentRead(void)
uint8_t	BalancRegCheck(uint8_t bal_reg)
uint16_t	BalancRegSplit(uint16_t bal_reg)
uint16_t	Balancing(uint16_t cellV[15])

Die Funktionen offsetRead() und gainRead() liefern jeweils als Rückgabewert den Offset bzw. den Verstärkungsfaktor (Gain) des 14-Bit ADCs zurück, welche für jede Berechnung auf Basis der Wandlerwerte notwendig sind. Für das Auslesen und ist Berechnen der Zellenstackspannung die **Funktion** PackVoltageRead() verantwortlich, welche ohne Übergabeparameter die Spannung in mV zurückliefert. Ebenso gilt dies für CellVoltageRead(), welcher jedoch zwingend die entsprechende High-Registeradresse übergeben werden muss um die jeweilige Zellspannung in mV zu erhalten. Für ein direktes Auslesen aller Zellenspannungen empfiehlt sich die Anwendung von CellArrayVoltageRead(). Durch Übergabe eines entsprechend großen Feldes werden funktionsintern in diesem alle ausgelesenen Werte abgespeichert. Quittiert wird ein erfolgreiches Auslesen aller Zellenspannungen durch die Rückgabe des Wertes Null.

Wie bereits im Kapitel 5.2.1 (Entwurfsvorbereitungen) aufgezeigt ist die Berechnung der Schwellwerte der internen Schutzfunktionen für die Zellladeschlussspannung und Zellentladeschlussspannung nur während der Laufzeit des Systems möglich, da erst die entsprechenden Korrekturwerte eingelesen werden müssen. Ist dies geschehen wird

durch Aufruf der beiden Funktionen OvtripWrite() und UvtripWrite() eine Umrechnung der zuvor definierten Schwellwerte und anschließend die Programmierung der jeweiligen Register ausgeführt. Beim Auftreten eines Fehlers während des Programmiervorgangs wird dies mit einem Rückgabewert ungleich Null gemeldet. Da für beide Schwellwerte die gleichen Berechnungsvorschriften gelten, wurden diese in der Funktion tripCalculator() zusammengefasst. Zum Auslesen des chipinternen Temperatursensors sowie der drei externen Temperatursensoren vom Typ 10 kΩ NTC 103AT ist die Funktion TempRead() zu verwenden. Die Auswahl des jeweiligen Sensors erfolgt dabei als Übergabeparameter laut Tabelle 18. Dabei ist darauf zu achten, dass die chipinterne Temperatur in c°C zurückgegeben wird. Anders als der Rückgabewert des internen Temperatursensors wird für die externen Sensoren die Temperatur in Grad Celsius zurückgegeben ([22]). Bei einem Wechsel zwischen dem internen und den externen Temperatursensoren über das Bit TEMP_SEL ist eine funktionsintegrierte Aktualisierungszeit der Register von 2 Sekunden zu beachten.

Tabelle 18: Übergabeparameterliste zur Temperaturerfassung

Sensor	Übergabeparameter	Rückgabe
chipinterner Temperatursensor	0	Temperatur in c°C
Temperatursensor am Pin TS1	1	Temperatur in °C
Temperatursensor am Pin TS2	2	Temperatur in °C
Temperatursensor am Pin TS3	3	Temperatur in °C

Bei der Stromerfassung des Energiespeichers ist zu beachten, dass vor dem Ausführen der Funktion CurrentRead() eine Wandlung der Spannung über dem Shunt veranlasst werden muss. Dabei sind verschiedene Vorgehensweisen möglich. Als Erstes jedoch muss durch das Setzen des Bits CC_EN oder CC_ONESHOT im Register SYS_CTRL2 der ADC aktiviert werden. Das Setzen des Bits CC_EN bedeutet eine kontinuierliche Spannungsmessung über dem Shunt aller 250 ms. Das Bit CC_ONESHOT bewirkt hingegen nur eine einzelne Wandlung und wird anschließend automatisch gelöscht. Beide Vorgehensweisen haben das Setzen des Bits CC_READY im Register SYS_STAT zur Folge. Somit erfolgt automatisch ein High-Pegel am Pin Alert, welcher,

wie bereits beschrieben, neben Fehlern die Fertigstellung einer Spannungswandlung signalisiert. Unabhängig davon, ob manuell oder interruptbasiert auf das Alert-Signal reagiert wird, erfolgt die Berechnung des Stroms in der Funktion CurrentRead(), welche durch die Einbeziehung des Makros R_SHUNT den erfassten Strom in cA zurückliefert.

Für das Laden mit Ladeausgleich ist die Funktion Balancing() zu nutzen, welche mit jedem Aufruf alle Zellenspannungen im Hauptprogramm aktualisiert. Die Funktion ist dabei so aufgebaut, dass sie so lange aufzurufen ist bis der Rückgabewert von Null auf Eins wechselt, wodurch das Ende des Ladevorgangs angezeigt wird. Ein Rückgabewert größer Eins weißt dabei auf eine Fehlfunktion hin. Der Anhang 7.7 gibt einen groben Überblick über das Verhalten der Funktion, auf welches hier noch einmal näher eingegangen werden soll. Der zum Funktionsaufruf zu übergebende Parameter ist wie in der Funktion CellArrayVoltageRead() das Feld der Zellspannungen, weil anhand dieser Funktion zuerst alle Zellspannungen eingelesen werden. Ist dies geschehen, wird die Zelle mit der niedrigsten Spannung zwischengespeichert und anschließend alle Zellen mit einer Spannung über der Zellladeschlussspannung, plus einer gewissen Überhöhung, gezählt und ebenfalls zwischengespeichert. Haben alle Zellen die erforderliche Spannung erreicht, werden das Bit CHG_ON im Register SYS_CTRL2 sowie alle Register zum Ladeausgleich gelöscht und das Laden des Speichermodul als abgeschlossen signalisiert. Sollten hingegen noch nicht alle Zellen die Zellladeschlussspannung erreicht haben, wird ebenfalls das Bit CHG_ON im Register SYS_CTRL2 gelöscht, andernfalls wird das Bit zum Laden des Energiespeichers gesetzt. Nach dem Erstellen eines Registers in dem alle auszugleichenden Zellen enthalten sind, wird dieses in drei Gruppen entsprechend Kapitel 5.2.1 aufgesplittet. Die Funktion BalancRegCheck(), der das entsprechende Register übergeben wird, kontrolliert ob die entstandenen Bitkombinationen den Anforderungen aus Tabelle 13 entsprechen. Wenn dem so ist, erfolgt als Rückgabe der Wert Null und die Register CELLBAL1, CELLBAL2 und CELLBAL3 werden entsprechend programmiert. Andernfalls, bei Rückgabe einer Eins, werden die drei Register in jeweils zwei

Hilfsregister mithilfe der Funktion BalancRegSplit() so aufgespalten, dass keine benachbarten Bits in einem Register gesetzt sind. Anschließend werden zuerst die ersten drei Hilfsregister und nachfolgend die zweiten drei Hilfsregister zur Entladung der entsprechenden Zellen gesetzt.

Vor der Initialisierung des gesamten Systems, durch den Aufruf der Funktion bq76940_init(), ist das Booten des BQ76940 durch einen Spannungsimpuls am Pin TS1 sicherzustellen. Ist dies geschehen, sorgt die Funktion für die Aktivierung des ADC's, nimmt die im Datenblatt vorgeschriebenen Optimierungen vor und speichert die Werte für Gain und Offset. Auch werden hier alle zuvor besprochenen Schutzfunktionen skaliert und aktiviert sowie eventuelle Fehler des Systems behandelt. Abschließend wird durch das Bit DEVICE_XREADY die Funktionsfähigkeit des BQ76940 überprüft. Es ist somit zwingend erforderlich die korrekte Ausführung der Initialisierung auf einen Rückgabewert gleich Null zu prüfen. Sollte ein Reset des BQ76940 notwendig sein, so ist zuvor über die Funktion enterShipMode() der Energiesparmodus-Modus zu aktivieren und deren fehlerfreie Ausführung durch einen Rückgabewert gleich Null zu überprüfen. Anschließend kann der BQ76940 erneut über den Pin TS1 gestartet werden.

6 Zusammenfassung und Ausblick

Entsprechend der gestellten Aufgaben wurde im Rahmen dieser Diplomarbeit die Grundlage für die Erstellung eines Funktionsprototypen für ein modulares Batteriesystem geschaffen. Die hierzu zu lösenden Teilaufgaben untergliederten sich dabei in die Bearbeitung der zuvor verwendeten PLC-Schaltung, einer Anpassung der Stromtragfähigkeit des Systems sowie, aufgrund neuer Spannungs- und Leistungs- anforderungen, in eine Neuentwicklung und den Aufbau eines Batteriemanagementsystem (BMS) auf.

Nach einer kurzen thematischen Einführung in Kapitel 1 (Einleitung) legt Kapitel 2 (Grundlagen) das nötige technische Verständnis der behandelten Themengebiete dar. Das Kapitel 3 (Analyse und Revision der Powerline Communication (PLC)) behandelt die Analyse der in den vorangegangenen Arbeiten verwendeten PLC-Schaltung und befasst sich mit der Modifikation dieser, um eine zuverlässige Kommunikation zwischen den Speichermodulen im Fahrzeugbetrieb zu gewährleisten. Im Weiteren wurden Optimierungen getroffen die den Aufbau vereinfachen, die Kosten senken sowie die vorgenommene Stromtragfähigkeitsauslegung vereinfachen. Das Kapitel 4 (Analyse der auftretenden Ströme und Anpassung der Stromtragfähigkeit) zeigt die Anpassung der entsprechenden Bauelemente an die Anforderung des zu behandelnden LEVs anhand von Mess- und Herstellerdaten auf. Die im Abschnitt 5.2 (Schaltungsentwurf des BMS) des Kapitels 5 (Entwicklung und Aufbau des Batteriemanagementsystem (BMS)) vorgenommene Entwicklung des BMS stellt zuerst eine sorgfältige Auswahl des eingesetzten Systems voran und zeigt detailliert dessen Dimensionierung und Aufbau unter Beachtung zahlreicher Besonderheiten des Systems. Abschließend werden Abschnitt 5.3 der Softwarebibliothek) in (Entwicklung alle entwickelten Funktionalitäten sowie deren Anwendung ausführlich erklärt und entsprechende Vorgehensweisen zur Verwendung des Systems beschrieben und dokumentiert.

Somit wurden alle gestellten Aufgaben erfolgreich gelöst und die Bedingungen eines alltäglichen Gebrauchs für den Einsatz des Systems in Straßenfahrzeugen erfüllt. Der komplette Aufbau des überarbeiteten und teilweise neu entwickelten Systems ist als Blockschaltbild in Abbildung 6.1 dargestellt. Somit wurde die Grundlage für ein System zur einfachen Anpassung der benötigten Energiespeicherkapazität an den Energieaufwand der zurückzulegenden Strecke geschaffen. Die somit erreichte Gewichtseinsparung erhöht den Wirkungsgrad des Gesamtsystems und ermöglicht eine unkomplizierte Handhabung der austauschbaren Speichermodule.




Abbildung 6.1: Blockschaltbild des Gesamtsystems

Aber auch wenn in der vorliegenden Arbeit erfolgreich eine zuverlässige Kommunikation über die Powerline im Betrieb eines LEVs realisiert werden konnte, zeigte sich, dass die verwendete PLC-Schaltung nur bedingt für die Kommunikation zwischen den Speichermodulen geeignet ist. Die Gründe hierfür sind die aufwändige Schaltung, welche sowohl im Aufbau als auch im Betrieb gegenüber kostengünstigeren Alternativen unwirtschaftlich erscheint. Des Weiteren muss die Kommunikation aufgrund der angewendeten Amplitudenmodulation grundsätzlich als fehlerhaft

betrachtet werden, da Störsignale weitaus größere Amplituden aufweisen können als die von der PLC-Schaltung generierten Signalamplituden, wodurch das System deutlich störanfälliger ist.

Weiterhin wird für den Fall von Produktion und Vertrieb, bedingt durch die Leistungserhöhung der Sendestufe, eine elektromagnetische Verträglichkeitsprüfung erforderlich, um die Einhaltung der geltenden Normen zu garantieren.

Zur Verbesserung der Störanfälligkeit wird deshalb, bei einer Beibehaltung einer PLC ein phasenmoduliertes System gegenüber der hier angewendeten Amplitudenmodulation empfohlen.

Eine Alternative, welche bei einer räumlich dichten Anordnung aller Speichermodule eine höhere Wirtschaftlichkeit verspricht, kann durch eine Reduktion der Kommunikationsschaltung auf das Nötigste erreicht werden, welche in Abbildung 6.2 schematisch aufgezeigt wird. Dabei ist eine schlichte Verkabelung anhand einer bidirektionalen Kommunikation aller Speichermodule per UART vorgesehen. Somit kann das zuvor genutzte Kommunikationsprotokoll weiterhin verwendet werden und es ergibt sich eine von den Störungen auf der Hauptleitung galvanisch entkoppelte Kommunikationsübertragung. Dem Wegfall der PLC-Schaltung und der Leistungsstufe stehen dann die Kommunikationsleitung, ein Kommunikationskontakt im Modulstecker sowie im Idealfall eine Frequenzfilterschaltung und eine Überspannungsschutzschaltung gegenüber.




Abbildung 6.2: Blockschaltbild einer alternativen Kommunikationsschaltung

Für die Weiterentwicklung des zuvor entwickelten Kommunikationsprotokolls und der Implementierung der Softwarebibliotheken ist der Aufbau eines Prototypen auf Basis der erarbeiteten Grundlagen notwendig. Anhand dieses Prototypen wird ein Dauertest zur Erprobung der Stromtragfähigkeit des Systems möglich, um das System unter realen Umgebungsbedingungen auf seine Sicherheit und Zuverlässigkeit zu testen.

Literaturverzeichnis

- [1] Gottwald, Felix: Integration of modularized battery technology into a stationary storage for electric vehicles, Hochschule für Technik und Wirtschaft Dresden, Konferenzbeitrag (15. Intern. Stuttgarter Symposium), 2015
- [2] Weidlich, Markus: Entwicklung einer prototypischen, modularisierbaren Batterie für den Einsatz in Light Electric Vehicles (LEV), Hochschule für Technik und Wirtschaft Dresden, Diplomarbeit, 2014
- [3] Korthauer, Reiner (Hrsg.): Handbuch Lithium-Ionen-Batterien. Berlin: Springer Vieweg, 2013, ISBN 978–3–642–30652–5; 3–642–30652–7
- [4] Meischner, Bernd: Leistungsanpassung von Solargeneratoren für die Anbindung an einen stationären Speicher zur Gleichstromschnellladung von Elektrofahrzeugen, Hochschule für Technik und Wirtschaft Dresden, Diplomarbeit, 2015
- [5] Döring, Christian: Erweiterung eines modularen Batteriemanagementsystems (BMS) um ein Kommunikationsprotokoll sowie Optimierung einer dynamischen Schaltungsstrategie, Hochschule für Technik und Wirtschaft Dresden, Diplomarbeit, 2015
- [6] Gottwald, Felix: Entwicklung einer autarken Ladeeinrichtung für kleine Elektrofahrzeuge mit integriertem stationärem Speicher, Hochschule für Technik und Wirtschaft Dresden, Masterarbeit, 2013
- [7] Stein, Jürgen: Konzeption der Datenerfassung für ein Batteriesystem Lithium-Ionen-Akkumulatoren incl. Simulation und Stackgenerierung, Hochschule für Technik und Wirtschaft Dresden, Diplomarbeit, 2009
- [8] o.V. (o.Jg.), Motoransteuerung mit PWM, http://www.mikrocontroller.net/ /articles/Motoransteuerung mit PWM, [Stand 18.05.2015]
- [9] o.V. (o.Jg.), Schmitt-Trigger, http://www.mikrocontroller.net/ /articles/Schmitt-Trigger, [Stand 21.05.2015]
- [10] ZVEI (2013), Spannungsklassen in der Elektromobilität, <u>www.zvei.org/Publikationen/Spannungsklassen-Elektromobilitaet.pdf</u>, [Stand 28.05.2015]¹²

- [11] Texas Instrument (2014), BQ76940 Datenblatt,

 http://www.ti.com/general/docs/lit/getliterature.tsp?

 genericPartNumber=bq76940&fileType=pdf, [Stand 26.05.15]¹²
- [12] Texas Instrument (2014), BQ76940 User's Guide, http://www.ti.com/lit/ug/slvu925b/slvu925b.pdf, [Stand 26.05.15]¹²
- [13] Institute of Printed Circuits (2003), IPC-2221A, http://sisko.colorado.edu/cria/FILES/REFS/Electronics/IPC 2221A.pdf, [Stand 10.06.2015]¹²
- [14] Dieter Suter (2003), Gedämpfte Schwingung, https://e3.physik.uni-dortmun-d.de/~suter/Vorlesung/Physik_B3_SS03/4.4_Daempfung.pdf, [Stand 11.06.2015]
- [15] Ralf Dieter Wölfle (2009), Powerline Communication (PLC), http://www.ralf-woelfle.de/elektrosmog/technik/plc.html, [Stand 16.06.2015]
- [16] o.V. (o.Jg.), AVR TWI, http://www.mikrocontroller.net/ /articles/AVR TWI, [Stand 18.06.2015]
- [17] ADAM Research (o.Jg.), PCB_calculator, http://www.adam-research.de/down/PCB_calculator.xls, [Stand 08.07.2015]¹²
- [18] ADAM Research (o.Jg.), TRM White Paper No.1, http://www.adam-res-arch.de/pdfs/TRM WhitePaper 1 PCBTemperature.pdf, [Stand 08.07.2015] 12
- [19] SolarWatt AG (2011), Technische Daten, https://www.solarwatt.de/filead-min/user-upload/pdf/datenblaetter/datenblaetter-deutsch/SOLARWATT-P
 210-60 GET AK dt.pdf, [Stand 13.07.2015]¹²
- [20] ADAM Research (o.Jg.), A124-Adam, http://www.adam-research.de, [Stand 10.07.2015], (auf Anfrage erhalten)¹²
- [21] IQPOWER GmbH (2006), Powerline Communication in Fahrzeugen mit Drive-by-Wire. Redundantes Datennetz durch DC-BUS Bausteine, http://www.iqpower.com/, [Stand 17.06.2015]¹²
- [22] Vishay Electronic GmbH (o.Jg.), Temp_calculator, http://www.vishay.com/doc?29113, [Stand 06.07.2015]¹²

Diese Literaturquelle befindet sich als Sicherheitskopie auf der beigelegten Daten-CD.

Erklärung über die eigenständige Erstellung der Arbeit

Hiermit erkläre ich, dass ich die vorgelegte Arbeit mit dem Titel

Analyse und Revision eines modularen Batteriesystems hinsichtlich Powerline-Kommunikation und Stromtragfähigkeit sowie Entwicklung eines Batteriemanagementsystems

selbstständig verfasst, keine anderen als die angegebenen Quellen und Hilfsmittel benutzt sowie alle wörtlich oder sinngemäß übernommenen Stellen in der Arbeit als solche und durch Angabe der Quelle gekennzeichnet habe. Dies gilt auch für Zeichnungen, Skizzen, bildliche Darstellungen sowie für Quellen aus dem Internet.

Mir ist bewusst, dass die Hochschule für Technik und Wirtschaft Dresden Prüfungsarbeiten stichprobenartig mittels der Verwendung von Software zur Erkennung von Plagiaten überprüft.

Ferner gestatte ich der Hochschule für Technik und Wirtschaft Dresden, die beiliegende Diplomarbeit unter Beachtung insbesondere urheber-, datenschutzund wettbewerbsrechtlicher Vorschriften für Lehre und Forschung zu nutzen.
Es ist mir bekannt, dass für die Weitergabe oder Veröffentlichung der Arbeit die Zustimmung der HTW Dresden sowie der an der Aufgabenstellung und Durchführung der Arbeit unmittelbar beteiligten Partnereinrichtungen erforderlich ist.

Dresden, 14. Oktober 2015


Maik Brenke

7 Anhang


7.1 Registerkarte des BQ76940, [11]

Name	Addr	D7	D6	D5	D4	D3	D2	D1	D0
SYS_STAT	0x00	CC_READY	RSVD	DEVICE_ XREADY	OVRD_ ALERT	UV	OV	SCD	OCD
CELLBAL1	0x01	RSVD	RSVD	RSVD			CB<5:1>		
CELLBAL2 ⁽¹⁾	0x02	RSVD	RSVD	RSVD					
CELLBAL3 (2)	0x03	RSVD	RSVD	RSVD			CB<15:11>		
SYS_CTRL1	0x04	LOAD_ PRESENT	RSVD	RSVD	ADC_EN	TEMP_SEL	RSVD	SHUT_A	SHUT_B
SYS_CTRL2	0x05	DELAY_DIS	CC_EN	CC_ ONESHOT		RSVD		DSG_ON	CHG_ON
PROTECT1	0x06	RSNS	RSVD	RSVD	SCD_I	DELAY		SCD_THRESH	
PROTECT2	0x07	RSVD		OCD_DELAY			OCD_1	THRESH	
PROTECT3	0x08	UV_D	ELAY	OV_D	ELAY		RS	SVD	
OV_TRIP	0x09				OV_TH	HRESH			
UV_TRIP	0x0A				UV_TH	HRESH			
CC_CFG	0x0B	RSVD	RSVD			Must be progra	ammed to 0x19		
VC1_HI	0x0C	RSVD	RSVD				3:8>		
VC1_LO	0x0D				<7	:0>			
VC2_HI	0x0E	RSVD	RSVD				3:8>		
VC2_LO	0x0F				<7	:0>			
VC3_HI	0x10	RSVD	RSVD				3:8>		
VC3_LO	0x11	DOV/D	DOV/D		<7	:0>	2-0		
VC4_HI	0x12	RSVD	RSVD				3:8>		
VC4_LO	0x13	RSVD	DCVD	I	</td <td>:0></td> <td>).O</td> <td></td> <td></td>	:0>).O		
VC5_HI VC5_LO	0x14	RSVD	RSVD		-7		3:8>		
VC5_LO VC6 HI ⁽¹⁾	0x15 0x16	RSVD	RSVD	I	</td <td>:0></td> <td>3:8></td> <td></td> <td></td>	:0>	3:8>		
VC6_LO ⁽¹⁾	0x10 0x17	HOVD	HOVD		-7		0.0>		
VC7 HI ⁽¹⁾	0x17 0x18	RSVD	RSVD	<7:0>					
VC7_LO ⁽¹⁾	0x10	HOVE	HOVD	<13:8> <7:0>					
VC8_HI ⁽¹⁾	0x1A	RSVD	RSVD	<13:8>					
VC8_LO ⁽¹⁾	0x1B	1.072	1.015	<7:0>					
VC9_HI ⁽¹⁾	0x1C	RSVD	RSVD				3:8>		
VC9 LO ⁽¹⁾	0x1D			<7:0>					
VC10_HI ⁽¹⁾	0x1E	RSVD	RSVD	<13:8>					
VC10_LO ⁽¹⁾	0x1F			1	<7	:0>			
VC11_HI ⁽²⁾	0x20	RSVD	RSVD			<13	3:8>		
VC11_LO ⁽²⁾	0x21				<7	:0>			
VC12_HI ⁽²⁾	0x22	RSVD	RSVD			<13	3:8>		
VC12_LO ⁽²⁾	0x23				<7	:0>			
VC13_HI ⁽²⁾	0x24	RSVD	RSVD			<13	3:8>		
VC13_LO ⁽²⁾	0x25				<7	:0>			
VC14_HI ⁽²⁾	0x26	RSVD	RSVD			<13	3:8>		
VC14_LO ⁽²⁾	0x27				<7	:0>			
VC15_HI ⁽²⁾	0x28	RSVD	RSVD				3:8>		
VC15_LO ⁽²⁾	0x29					:0>			
BAT_HI	0x2A					5:8>			
BAT_LO	0x2B		_		<7	:0>			
TS1_HI	0x2C	RSVD	RSVD				3:8>		
TS1_LO	0x2D			<7:0>					
TS2_HI ⁽¹⁾	0x2E	RSVD	RSVD	RSVD <13:8>					
TS2_LO ⁽¹⁾	0x2F	D01/D	DOV D	<7:0>					
TS3_HI ⁽²⁾	0x30	RSVD	RSVD	RSVD <13:8>					
TS3_LO ⁽²⁾	0x31			<7:0>					
CC_HI	0x32			<15:8>					
CC_LO ADCGAIN1	0x33 0x50		D	<7:0> RSVD ADCGAIN<4:3> RSVD					
ADCOFFSET	0x50 0x51		RSVD ADCGAIN<4:3> RSVD ADCOFFSET<7:0>				٠.		
ADCGAIN2	0x51		ADCGAIN<2:0>		ADOUTE	UL 1<1.U>	RSVD		
ADOGAIN2	OVOA	novu							


7.2 Hauptschaltplan




7.3 Schaltplan der externen Ladeausgleichsbeschaltung



7.4 Schaltplan des BQ76940



7.5 Schaltplan des Host-Controllers mit Peripherien



7.6 Darstellung der zulässigen Verschaltungskombinationen

Balancing: Mögliche Verschaltungskombinationen:

Zellspannung: 4 Volt

max. Spannung

			. 9
Differentiell:	Gehäusepin:	9,0	Volt
gegen VSS:	VC0	3,6	Volt
	VC1	7,2	Volt
	VC2	14,4	Volt
	VC3	21,6	Volt
	VC4	28,8	Volt
	VC5	36,0	Volt

Cell1	Cell2	Cell3	Cell4	Cell5
0	0	0	0	0
1	0	0	0	0
0	1	0	0	0
1	1	0	0	0
0	0	1	0	0
1	0	1	0	0
0	1	1	0	0
1	1	1	0	0
0	0	0	1	0
1	0	0	1	0
0	1	0	1	0
1	1	0	1	0
0	0	1	1	0
1	0	1	1	0
0	1	1	1	0
1	1	1	1	0
0	0	0	0	1
1	0	0	0	1
0	1	0	0	1
1	1	0	0	1
0	0	1	0	1
1	0	1	0	1
0	1	1	0	1
1	1	1	0	1
0	0	0	1	1
1	0	0	1	1
0	1	0	1	1
1	1	0	1	1
0	0	1	1	1
1	0	1	1	1
0	1	1	1	1
1	1	1	1	1

Spannungen in Volt:

Differentiell:

Cell1	Cell2	Cell3	Cell4	Cell5
4	4	4	4	
0	6	4	4	4
6	0	6	4	4
0	0	8	4	4
4	6	0	6	4
0	8	0	6	4
8	0	0	8	4
0	0	0	10	4
4	4	6	0	6
0	6	6	0	6
6	0	8	0	6
0	0	10	0	6
4	8	0	0	8
0	10	0	0	8
10	0	0	0	10
0	0	0	0	12
4	4	4	6	0
0	6	4	6	0
6	0	6	6	0
0	0	8	6	
4	6	0	8	
0	8	0	8	
8	0	0	10	0
0	0	0	12	0
4	4	8	0	0
0	6	8	0	0
6	0	10	0	0
0	0	12	0	0
4	10	0	0	0
0	12	0	0	0
12	0	0	0	0
0	0	0	0	0

Spannungen in Volt:


gegen VSS: (single-ended:)

	VC0	VC1	VC2	VC3	VC4	VC5
)	0	4	8	12	16	20
	2	2	8	12	16	
	0	6	6	12	16	20
	4	4	4	12	16	20
	0	4	10	10	16	20
	2	2	10	10	16	20
	0	8	8	8	16	20
	6	6	6	6	16	
	0	4	8	14	14	20
	2	2	8	14	14	20
	0	6	6	14	14	20
	4	4	4	14	14	20
	0	4	12	12	12	20
	2	2	12	12	12	20
	0	10	10	10	10	20
	8	8	8	8		
	0	4	8	12	18	
	2	2	8	12	18	
	0	6	6	12	18	18
	4	4	4	12	18	
	0	4	10	10	18	
	2	2	10	10	18	
	0	8	8	8		
	6	6	6	6		
	0	4	8	16		
	2	2	8	16	16	
	0	6	6	16	16	16
	4	4	4	16	16	16
	0	4	14	14	14	14
	2	2	14	14	14	
	0	12	12	12	12	12
	10	10	10	10	10	10


Zulässige Verschaltungskombinationen:

Cell1	Cell2	Cell3	Cell4	Cell5	Differentiell:	gegen VSS:	(Diff. & Sing.)
0	0	0	0	0	WAHR	WAHR	WAHR
1	0	0	0	0	WAHR	WAHR	WAHR
0	1	0	0	0	WAHR	WAHR	WAHR
1	1	0	0	0	WAHR	FALSCH	FALSCH
0	0	1	0	0	WAHR	WAHR	WAHR
1	0	1	0	0	WAHR	WAHR	WAHR
0	1	1	0	0	WAHR	FALSCH	FALSCH
1	1	1	0	0	FALSCH	FALSCH	FALSCH
0	0	0	1	0	WAHR	WAHR	WAHR
1	0	0	1	0	WAHR	WAHR	WAHR
0	1	0	1	0	WAHR	WAHR	WAHR
1	1	0	1	0	FALSCH	FALSCH	FALSCH
0	0	1	1	0	WAHR	WAHR	WAHR
1	0	1	1	0	FALSCH	WAHR	FALSCH
0	1	1	1	0	FALSCH	FALSCH	FALSCH
1	1	1	1	0	FALSCH	FALSCH	FALSCH
0	0	0	0	1	WAHR	WAHR	WAHR
1	0	0	0	1	WAHR	WAHR	WAHR
0	1	0	0	1	WAHR	WAHR	WAHR
1	1	0	0	1	WAHR	FALSCH	FALSCH
0	0	1	0	1	WAHR	WAHR	WAHR
1	0	1	0	1	WAHR	WAHR	WAHR
0	1	1	0	1	FALSCH	FALSCH	FALSCH
1	1	1	0	1	FALSCH	FALSCH	FALSCH
0	0	0	1	1	WAHR	WAHR	WAHR
1	0	0	1	1	WAHR	WAHR	WAHR
0	1	0	1	1	FALSCH	WAHR	FALSCH
1	1	0	1	1	FALSCH	FALSCH	FALSCH
0	0		_	1	 FALSCH	WAHR	FALSCH
1	0	1	1	1	FALSCH	WAHR	FALSCH
0	1	1	1	1	FALSCH		
1	1	1	1	1	WAHR	FALSCH	FALSCH

7.7 Programmablaufplan der Funktion Balancing



7.8 Ordnerstruktur der beigelegten Daten-CD



```
BMS_BatPack.bak
    BMS_BatPack.sch
    BMS Com.bak
    BMS COM.bak
    BMS_Com-cache.lib
    BMS COM.sch
    BMS DA.bak
    BMS_DA-cache.lib
   - BMS DA.cmp
   - BMS DA.net
   - BMS DA.pro
   - BMS_DA.sch
   - BMS HOST.bak
    BMS HOST.sch
    BQ76940.mod
   - bst82.lib
   - conn_16.lib
   - conn i²c.lib
   irlml2246trpbf.lib
   - KPX-G1203UB-K6397.mod
    maq5283-3.lib
    MAQ5283-3.mod
    ncx2200.lib
    pbhv9115z.lib
    PBHV9115Z.mod
    pbss8110t.lib
    PLC_I<sup>2</sup>C_BMS-cache.lib
    rgb-led.lib
    SC89-6.mod
    SIL-16.mod

    SOD123.mod

    SOD323.mod

   - SOT353bigPAD.mod
   - WSLP5931.mod
   - zxmp10a13fta.lib
EvaluationsBoard
   - auirls4030-7p.lib
   - AUIRLS4030-7P.mod
   - BMC_COM.bak
   - BMC COM.sch
  - BMS BatPack.bak
   - BMS BatPack.sch
   - BMS_Com.bak
   - BMS_Com-cache.lib
   BMS_I<sup>2</sup>C_µC-cache.lib
   - BQ76940.mod
   - bst82.lib
    conn 16.lib
    conn_i²c.lib
   EvaluationsBoard.bak

    EvaluationsBoard.cmp

    EvaluationsBoard.kicad_pcb

    EvaluationsBoard.kicad_pcb-bak

    EvaluationsBoard.net

    EvaluationsBoard.pro
```

```
    EvaluationsBoard.sch

   - irlml2246trpbf.lib
    PLC_I<sup>2</sup>C_BMS-cache.lib
   - SC89-6.mod
    SIL-16.mod
    SOD123.mod
    SOD323.mod
    WSLP5931.mod
   - zxmp10a13fta.lib
PLC PI Adapter
  Adapterplatine.bakAdapterplatine-cache.lib
   - Adapterplatine.cmp
   - Adapterplatine.kicad_pcb
   - Adapterplatine.kicad_pcb-bak
   - Adapterplatine.net
  Adapterplatine.pro
   - Adapterplatine.sch
   - ncx2200.lib
  SOT353bigPAD.mod
```

10 directories, 112 files