mips_core modulü:

Bu modül testBenchten gelen instruction sinyalini alır ve bu instructionı ayırarak gerekli modüllere gönderir ve aynı zamanda clock sinyali üreterek datanın registerden ne zaman çekilip ne zaman yazılıcağını belirtir.

Başlangıçta clk 1 dir ve her 5 ps için clk değişimi yapılır.

İnstruction[5:0] funct kodunu içerir ve bunu controlUnite gönderir;

İnstruction [25:21] [20:16] [15:11] sırayısla rs, rt ve rd register adreslerini içerir ve bu adresleri mips_registers modulüne göndererek rs ve rt den gerekli dataları alır ve rdye yazmasını sağlar.

İnstruction [10:6] shamt kodunu yani shift edilicek miktarı içerir shifter modulüne gönderilir.

Öncelikle clk 1 iken mips registersdan alınan rs ve rt datası control ünite gönderilir.

Mips_register modülü:

Bu modül İnstruction da [25:21] [20:16] da olan sırasıyla rs ve rt datayı okur ve outputa verir.

Clk sinyali 1 iken data okunur ve clk sinyali negatifte geçerken data rd registırına yazılır.

Bu modülde initial bloğunda registerların ilk değerleri readmemb ile register.mem dosyasından alınır.

Register yazımı sonunda registirların son hali result.mem dosyasına yazılır.

ControlUnit modülü:

Bu modülden çıkan ALUctr regSrc shiftCtr ve writeSignal kodun hangi işlemlerden geçiceğini belirler.

Add ve addu aynı işlemlere tabi tutulduğu için bereber değerlendirilir. Aynı ALUctr kodunu sahiptirler.

Bu modülde function koduna göre gerekli işlemler seçilir.

ALU modülü:

Bu modülde add, addu, sub, and, or, sltu işlemleri yapılır

Add ve addu işlemleri aynı yapılır sonuç iki türlü yorumlanır.

Eğer signed sayı olarak düşünürsek carry bit göz ardı edilir ve sadece overFlow olup olmadığına bakılır.

OverFlow poz+poz =neg ve neg + neg =poz gibi durumlarda 1 olucaktır.

Eğer sayıları unsigned düşünürsek sadece carry bit e bakılması yeterlidir.

Sub işleminde ise sayılar signed olarak düşünülür ve sonuca bakılırken overFlow dikkate alınır.

Sub işlemi çıkarılacak sayının 2's complementi alınıp toplanarak gerçekleştirilir.

OverFlow poz – neg =neg ve neg –poz =poz olması durumunda 1 olucaktır.

And ve or işlemi bitwise operatorler kullanılarak yapılmıştır.

Sltu işleminde sayılar unsigned olarak görülür ve eğer küçükse rd registerin lsb 1 değilse 0 atanır.

Shifter modülü:

Bu modül sra, srl ve sll işlemlerini gerçekleştirir.

Shift miktarını instruction [10:6] dan alır ve yapılıcak shift türü control ünit tarafından belirlenir. Right arithmetic shiftte msb bite göre sayı uzatılırken right logic shiftte 0 eklenerek shift edilir.

SelectWriteData modülü:

Bu modul ALU dan ve shifterdan gelen datadan hangisinin registira yazılıcağını belirler. Mux gibi çalışır.

ControlUnitten gelen regSrc sinyali 1 ise ALU 0 ise shifterdan gelen data writeData olucaktır.