



**INSTITUTO TECNOLÓGICO Y DE ESTUDIOS SUPERIORES  
DE MONTERREY**

**TE2003B.501 - DISEÑO DE SISTEMAS EN CHIP**

Gonzalo Gutierrez Ramos

Gilberto Ochoa Ruiz

Luis Humberto Sanchez Vaca

Grupo 501

María Fernanda Martínez Presa | A01647132

**Implementación de un procesador RISC-V single cycle**

**19 de mayo 2026**

## DESARROLLO

Program Counter (PC): Registro de 32 bits que almacena la dirección de la instrucción actual, actualizándose en cada flanco de subida de reloj.

PC4 (Sumador): Módulo combinacional encargado de calcular de forma constante la dirección secuencial inmediata ( $PC + 4$ ).

Instruction Memory: Memoria de acceso por lectura que contiene el código del programa.

Register File: 32 registros de uso general. Permite la lectura al mismo tiempo de dos registros y la escritura síncrona de uno.

Control Unit: Bloque combinacional que decodifica el opcode de la instrucción para activar o desactivar las señales de habilitación del procesador.

Immediate Generator: Extrae los bits correspondientes a los valores inmediatos de las instrucciones y realiza la extensión de signo a 32 bits.

ALU: Realiza las operaciones lógicas y aritméticas principales (add, sub, and, or) y genera la bandera de condición zero.

Data Memory: Bloque de memoria RAM síncrona donde se leen y escriben los datos utilizando las instrucciones de carga y almacenamiento (load word / store word).

Multiplexores (MUX): Selectores combinacionales que enrutan los datos correctos hacia la ALU, el banco de registros y el PC.

## REFERENCIAS CÓDIGO/INFO

SemiEdge [@semiedge1]. (2024, September 19). *Designing a RISC-V Single-Cycle*

*Processor: Step-by-Step Tutorial* #riscv #verilog #semiedge. Youtube.

<https://www.youtube.com/watch?v=dh88oe6O0QU>