

# UNIVERSIDAD NACIONAL DE CÓRDOBA

Facultad de Ciencias Exactas, Físicas y Naturales

Cátedra de Arquitectura de Computadoras

Trabajo Práctico Nro. 1: ALU Fernández Oria, Luciano luchoof212@gmail.com

Sieber, Braian braiansieber@gmail.com


#### **CONSIGNA:**

En este trabajo práctico se nos solicitó desarrollar una ALU que permitiera ejecutar múltiples instrucciones seleccionadas por una entrada. El módulo cuenta con 3 entradas, dos de 8 bits, extensibles a 32 bits y una de 6 bits. Las entradas de 8 bits corresponden a los dos operandos de la función que realiza la ALU, mientras que la entrada de 6 bits se utiliza para seleccionar la operación a realizar.


#### Requerimientos:

- Implementar en FPGA una ALU.
- -Utilizar las placas de desarrollo Basys 3.
- La ALU debe ser parametrizable (bus de datos) para poder ser utilizada posteriormente en el trabajo final.
- Validar el desarrollo por medio de Test Bench

Para probar el modulo utilizamos la placa de desarrollo Basys 3 que cuenta con una FPGA Artix 7 de la empresa Xilinx, ingresando los valores en los switchs.



La ALU conciste en un circuito combinacional, donde las entradas son los valores que ingresamos a traves de los switchs y utilizamos los botones para definir ambos operandos y el tipo de operación.



Este módulo toma los operandos A y B, realiza una operación indicada por la entrada Op, y pone el resultado en la salida Leds.

Las operaciones que deberá soportar la ALU son las siguientes:

Operación	Código
ADD	100000
SUB	100010
AND	100100
OR	100101
XOR	100110
SRA	000011
SRL	000010
NOR	100111


Se simularon las distintas operaciones de la ALU.

```
`timescale lns / lps
module TestALU;
   // Inputs
    reg [5:0] Op;
    reg [7:0] A;
    reg [7:0] B;
   // Outputs
    wire [7:0] Leds;
    // Instantiate the Unit Under Test (UUT)
    ALU uut (
        .Op(Op),
        .A(A),
        .B(B),
        .Leds(Leds)
    );
    initial begin
        // Initialize Inputs
        0p = 0;
        A = 0;
        B = 0;
```


Ingresamos valores y probamos las diferentes operaciones:

```
// Wait 100 ns for global reset to finish
  // Add stimulus here
   A=7;
   #25;
   B=2;
  #25;
   Op=32; //sume
  #50;
   Op=34; //resta
   #50;
   Op=36; //and
   #50;
   Op=37; //or
   #50;
   Op=38; //xor
   #50;
   A=128;
   Op=3; //sra
   #50;
   Op=2; //srl
   #50;
   A=7;
   Op=39; //nor
   #50;
   B=9;
   0p=34;
#50;
```


En la siguiente imagen se observa en la salida el valor de A y la operacion ADD:




## SUB y AND:




#### OR y XOR



## SRA y SRL:



# NOR



Cambiamos el valor de B para que el resultado de la resta de un numero negativo:

Name	Value		540 ns
> 🐶 Op[5:0]	34	X	34
> 🍑 A[7:0]	7		7
> 👺 B[7:0]	9	X	9
> <b>W</b> Leds[7:0]	-2	X	-2

#### Las operaciones AND, OR y XOR:

700 ns	800 ns	900 ns	1,000 ns	1,100 ns		1,200 ns	1,300 ns	1,400 ns	1,500 ns
00000000	<b>)</b>	00000011	10000111	X	φ	0000111	10000111	X	00000100
			00000111					<u> </u>	
10000000	) X	00000011	10000000	X	ф	0000011	10000000	Х	00000011
	100100		100101				100110	<del>                                     </del>	

```
//----AND----//
  entrada1=7;
   entrada2=128;
   op=6'b100100;
   #150;
   entrada1=7;
   entrada2=3;
   #150;
//----OR----//
  entrada1=7;
   entrada2=128;
   op=6'b100101;
   #150;
   entrada1=7;
   entrada2=3;
   #150;
//----XOR----//
  entrada1=7;
   entrada2=128;
   op=6'b100110;
   #150;
   entrada1=7;
   entrada2=3;
   #150;
```

Y por ultimo se observan las operaciones SRA, SRL y NOR:

1,600 ns 1	,700 ns	1,800 ns	1,900 ns	2,000 ns		2,100 ns	2,200 ns	2,300 ns		2,400 ns
11100000	Х (	00001100	00100000	Х	(	)1111111	01111000	Х		11111000
10000000	X(	1100000	10000000	X		1111110		00	000111	
00000010	X(	00000011	00000010	X	(	0000001	10000000	X		00000011
ж	000011			0000	010			1	00111	

```
//----SRA----//
   entrada1=128;
   entrada2=2;
   op=6'b000011;
   #150;
   entrada1=96;
   entrada2=3;
   #150;
//----SRL----//
   entrada1=128;
   entrada2=2;
   op=6'b000010;
   #150;
   entrada1=254;
   entrada2=1;
   #150;
//----NOR----//
   entrada1=7;
   entrada2=128;
   op=6'b100111;
   #150;
   entrada1=7;
   entrada2=3;
   #150;
end
endmodule
```

La prueba en la placa se realizó de la siguiente manera. Por el bus Entrada se coloca un valor. Luego se pone en 1 la entrada switch1 que escribe el valor que hay en la entrada a la salida del registro1, y asi con el registro2 y registro3. Esto se hace de manera sincrónica en cada flanco positivo de reloj. La salida está dada por un circuito combinacional que depende de los valores de RegistroA, RegistroB y RegistroC.