



Universidad
Nacional
de Córdoba

UNIVERSIDAD NACIONAL DE CÓRDOBA
Facultad de Ciencias Exactas, Físicas y Naturales

Cátedra de Arquitectura de Computadoras

Trabajo Práctico Nro. 2: UART

Fernández Oria, Luciano

luchoof212@gmail.com

Sieber, Braian

braiansieber@gmail.com

10/2/2019


CONSIGNA:

En este trabajo práctico se nos solicitó desarrollar un sistema de comunicación UART que reciba instrucciones para la ejecución de operaciones en la ALU que desarrollamos en el TP1.


Requerimientos:

- Implementar en FPGA una comunicación UART.
- Utilizar las placas de desarrollo Basys 3.
- Desarrollar una interfaz que comunique el transmisor y el receptor con la ALU.
- Recibir y transmitir datos desde una PC.
- Validar el desarrollo por medio de Test Bench

Para probar el modulo utilizamos la placa de desarrollo Basys 3 que cuenta con una FPGA Artix 7 de la empresa Xilinx y un conector USB-UART.



La transmision de datos se realiza mediante una comunicion asincrona entre los modulos de recepcion y transmision de datos y la PC; por lo que usamos un bit de start y otro de stop.




Los datos transmitidos son en bloques de 8 bits. NO utilizamos bit de paridad y cada uno representa un valor en ASCII:


Caracteres de control ASCII				Caracteres ASCII imprimibles												ASCII extendido											
DEC	HEX	Simbolo ASCII		DEC	HEX	Simbolo	DEC	HEX	Simbolo	DEC	HEX	Simbolo	DEC	HEX	Simbolo	DEC	HEX	Simbolo	DEC	HEX	Simbolo	DEC	HEX	Simbolo	DEC	HEX	Simbolo
00	00h	NULL (carácter nulo)		32	20h	espacio	64	40h	@	96	60h	`	128	80h	Ç	160	A0h	á	192	C0h	Ł	224	E0h	Ó	256	F0h	õ
01	01h	SOH (inicio encabezado)		33	21h	!	65	41h	A	97	61h	a	129	81h	Ć	161	A1h	â	193	C1h	ł	225	E1h	Ô	257	F1h	ö
02	02h	STX (inicio texto)		34	22h	"	66	42h	B	98	62h	b	130	82h	Ĉ	162	A2h	ã	194	C2h	Ł	226	E2h	Õ	258	F2h	ø
03	03h	ETX (fin de texto)		35	23h	#	67	43h	C	99	63h	c	131	83h	Ċ	163	A3h	ä	195	C3h	ł	227	E3h	Ö	259	F3h	9
04	04h	EOT (fin transmisión)		36	24h	\$	68	44h	D	100	64h	d	132	84h	Č	164	A4h	å	196	C4h	Ł	228	E4h	Ø	260	F4h	0
05	05h	ENQ (enquiry)		37	25h	%	69	45h	E	101	65h	e	133	85h	Ď	165	A5h	æ	197	C5h	ł	229	E5h	Ù	261	F5h	1
06	06h	ACK (acknowledgement)		38	26h	&	70	46h	F	102	66h	f	134	86h	Đ	166	A6h	ø	198	C6h	Ł	230	E6h	Ú	262	F6h	2
07	07h	BEL (timbre)		39	27h	'	71	47h	G	103	67h	g	135	87h	Ě	167	A7h	å	199	C7h	ł	231	E7h	Û	263	F7h	3
08	08h	BS (retroceso)		40	28h	(72	48h	H	104	68h	h	136	88h	Ħ	168	A8h	æ	200	C8h	Ł	232	E8h	Ü	264	F8h	4
09	09h	HT (tab horizontal)		41	29h)	73	49h	I	105	69h	i	137	89h	İ	169	A9h	ø	201	C9h	Ł	233	E9h	Ý	265	F9h	5
10	0Ah	LF (salto de línea)		42	2Ah	*	74	4Ah	J	106	6Ah	j	138	8Ah	Í	170	AAh	æ	202	CAh	Ł	234	EAh	Û	266	Fh	6
11	0Bh	VT (tab vertical)		43	2Bh	+	75	4Bh	K	107	6Bh	k	139	8Bh	Ĵ	171	ABh	ø	203	CBh	Ł	235	Ebh	Û	267	Fh	7
12	0Ch	FF (form feed)		44	2Ch	,	76	4Ch	L	108	6Ch	l	140	8Ch	İ	172	ACH	ø	204	CCh	Ł	236	ECh	Û	268	Fh	8
13	0Dh	CR (retorno de carro)		45	2Dh	.	77	4Dh	M	109	6Dh	m	141	8Dh	Í	173	ADh	ø	205	CDh	Ł	237	EDh	Û	269	Fh	9
14	0Eh	SO (shift Out)		46	2Eh	:	78	4Eh	N	110	6Eh	n	142	8Eh	Î	174	Aeh	ø	206	CEh	Ł	238	Eeh	Û	270	Fh	0
15	0Fh	SI (shift In)		47	2Fh	/	79	4Fh	O	111	6Fh	o	143	8Fh	Ï	175	Afh	ø	207	CFh	Ł	239	Efh	Û	271	Fh	1
16	10h	DLE (data link escape)		48	30h	0	80	50h	P	112	70h	p	144	90h	Ĳ	176	B0h	ø	208	D0h	Ł	240	F0h	Û	272	Fh	2
17	11h	DC1 (device control 1)		49	31h	1	81	51h	Q	113	71h	q	145	91h	æ	177	B1h	ø	209	D1h	Ł	241	F1h	Û	273	Fh	3
18	12h	DC2 (device control 2)		50	32h	2	82	52h	R	114	72h	r	146	92h	Æ	178	B2h	ø	210	D2h	Ł	242	F2h	Û	274	Fh	4
19	13h	DC3 (device control 3)		51	33h	3	83	53h	S	115	73h	s	147	93h	ø	179	B3h	ø	211	D3h	Ł	243	F3h	Û	275	Fh	5
20	14h	DC4 (device control 4)		52	34h	4	84	54h	T	116	74h	t	148	94h	ò	180	B4h	ø	212	D4h	Ł	244	F4h	Û	276	Fh	6
21	15h	NAK (negative acknowle.)		53	35h	5	85	55h	U	117	75h	u	149	95h	ó	181	B5h	ø	213	D5h	Ł	245	F5h	Û	277	Fh	7
22	16h	SYN (synchronous idle)		54	36h	6	86	56h	V	118	76h	v	150	96h	ô	182	B6h	ø	214	D6h	Ł	246	F6h	Û	278	Fh	8
23	17h	ETB (end of trans. block)		55	37h	7	87	57h	W	119	77h	w	151	97h	ù	183	B7h	ø	215	D7h	Ł	247	F7h	Û	279	Fh	9
24	18h	CAN (cancel)		56	38h	8	88	58h	X	120	78h	x	152	98h	ý	184	B8h	ø	216	D8h	Ł	248	F8h	Û	280	Fh	0
25	19h	EM (end of medium)		57	39h	9	89	59h	Y	121	79h	y	153	99h	Û	185	B9h	ø	217	D9h	Ł	249	F9h	Û	281	Fh	1
26	1Ah	SUB (substitute)		58	3Ah	:	90	5Ah	Z	122	7Ah	z	154	9Ah	Ü	186	BAh	ø	218	DAh	Ł	250	FAh	Û	282	Fh	2
27	1Bh	ESC (escape)		59	3Bh	;	91	5Bh	[123	7Bh	{	155	9Bh	ø	187	BBh	ø	219	DBh	Ł	251	Fbh	Û	283	Fh	3
28	1Ch	FS (file separator)		60	3Ch	<	92	5Ch	\	124	7Ch		156	9Ch	£	188	BCh	ø	220	DCh	Ł	252	FCh	Û	284	Fh	4
29	1Dh	GS (group separator)		61	3Dh	=	93	5Dh]	125	7Dh	}	157	9Dh	ø	189	BDh	ø	221	DDh	Ł	253	Fdh	Û	285	Fh	5
30	1Eh	RS (record separator)		62	3Eh	>	94	5Eh	^	126	7Eh	~	158	9Eh	x	190	BEh	ø	222	DEh	Ł	254	FEh	Û	286	Fh	6
31	1Fh	US (unit separator)		63	3Fh	?	95	5Fh	_				159	9Fh	f	191	BFh	ø	223	DFh	Ł	255	FFh	Û	287	Fh	7
127	20h	DEL (delete)																									

La recepcion de datos comienza cuando se envia una señal de start al modulo de recepcion y termina con un bit de finalizacion.



Diagrama de estados del modulo de recepcion extraido del libro:



El muestreo de la señal de entrada se realiza mediante un modulo llamado baudrate generator, que cuenta la cantidad de ciclos de clock para realizar el muestreo del simbolo transmitido. Genera un Tick 16 veces por Baud Rate. Si baud rate es 19.200 ciclos por segundo, la frecuencia de muestreo debe ser $38.400 * 16 = 614.400$ ticks por segundo. Si el clock de la placa es 100 Mhz, hay que generar un tick cada 163 ciclos de reloj. El Baud Rate Generator es un contador módulo 163.




Los modulos Rx y Tx los extrajimos del libro; y desarrollamos una interfaz para comunicar con la ALU. La solucion que implementamos utiliza dos interfaces, una para la recepcion de datos y otra para la transmision.




La interfaz de recepcion recibe los caracteres y los envia a la ALU dependiendo de caracteres especiales para la asignacion a las diferentes salidas; y cuando se recibe el caracter de finalizacion avisa a la interfaz de transmision para que comience a enviar el resultado por el modulo tx.

Diagrama de estados de interfaz rx:



La interfaz de transmision una vez que recibe aviso de la interfaz de recepcion, envia el valor recibido de la ALU separando cada digito de centena, decena y unidad, convirtiendolos a sus valores respectivos en ASCII. Diagrama de estado de la interfaz de transmision:



Simulaciones por medio de testbench:


```

reset = 1;
rx_done_tick = 0;
dout = 0;
#20 reset = 0;                                // #20



#20 dout = 53;                                // 5    // #40
rx_done_tick = 1;
#20 rx_done_tick = 0;                          // #60
#20 dout = 102;                                // f    // #80
rx_done_tick = 1;
#20 rx_done_tick = 0;                          // #100
#20 dout = 49;                                // 1    // #120
rx_done_tick = 1;
#20 rx_done_tick = 0;                          // #140
#20 dout = 48;                                // 0    // #160
rx_done_tick = 1;
#20 rx_done_tick = 0;                          // #180
#20 dout = 51;                                // 3    // #200
rx_done_tick = 1;
#20 rx_done_tick = 0;                          // #220
#20 dout = 115;                               // s    // #240
rx_done_tick = 1;
#20 rx_done_tick = 0;                          // #260
#20 dout = "+";                               // +    // #280
rx_done_tick = 1;
#20 rx_done_tick = 0;                          // #300
#20 dout = 111;                               // o    // #320
rx_done_tick = 1;
#20 rx_done_tick = 0;                          // #340
#20 dout = 100;                               // d    // #360
rx_done_tick = 1;
#20 rx_done_tick = 0;                          // #380
rx_done_tick = 1;
#20 rx_done_tick = 0;                          // #400
//#20 rx_empty = 1;
#20 tx_done_tick = 1;
#20 tx_done_tick = 0;

```

Ejecutamos una suma para comprobar el funcionamiento:




Realizamos una resta para comprobar si envia correctamente los numeros negativos:



Podemos comprobar que los datos se envian correctamente.

Conectamos la placa al osciloscopio para observar el envío de datos:



Enviamos un 7 por serial. Ponemos la escala en 25 micro segundo ya que la frecuencia de comunicacion es de 38400 bits por segundo, osea 1 bit cada 26 micro sec. Podemos ver que llega el bit de start, seguido de 1110 1100 y el bit de stop. El valor en binario lo vemos invertido por el orden de llegada.

Conclusion:

Este trabajo nos permitio desarrollar maquinas de estado en verilog y comprender mejor el funcionamiento de la comunicacion serial. Pudimos obtener el resultado esperado implementando ambas interfaces de comunicación y probar su funcionamiento sobre la FPGA.