Carné: 19030

# Lab 08 Digital 1

#### Ejercicio 1

```
//Ejercicio 1 Laboratorio 8 Electronica Digital 1
     module counter #(parameter N = 12) //Definimos vaeiables
                      (input wire clk, reset, en, load,
                       input wire [N-1:0] val,
                       output reg [N-1:0] q);
       always @ (posedge clk or posedge load or posedge reset) begin
         if (reset == 1) //flanco de reloj se colocara la salida en 0
           q <= 12'b0;
11
12
         else if (load == 1)//flando de reloj se cargara un valor al
13
           q \leftarrow val;
                             //contador
         else if (en == 1)//cuando enable sea igual a 1
15
           q <= q + 1; //comenzara a contar
17
       end
     endmodule
21
```

Primero definimos las variables a utilizar las cuales son un clock, un reset, un enable (en), un load, un variable de 12 bits llamada val, y la salida de 12 bits; adicionalmente definimos un parámetro, el cual nos indicará de cuantos bits será nuestro contador, en este caso 12 bits. Luego todo eso se ingresa a un always, en donde el reloj, el reset y load trabajaran con flancos de reloj positivos. Dentro existen un total de 3 condicionales, el primero indica si hay un cambio de reloj para reset la salida se colocara en 0. Luego si existe un flanco de reloj en load la salida pasara a ser los que tengamos en la variable val. Por último, si enable es igual a 1 la salida del contador será el valor pasado del mismo más uno. Hay que mencionar que todas estas operaciones están realizadas con non-blocking assignment, para que el contador pueda saltar entre las distintas opciones sin ninguna restricción.

```
1 ∨ module testbench();
       reg clk, reset, en, load;
       reg [11:0] val;
       wire [11:0] q;
       counter e1(clk, reset, en, load, val, q);
       always
        #1 clk = ~clk;
10
11
       initial begin
12
13
14
       clk = 0;
15
       $display("Ejercicio 1: Contador de 12 bits");
       $display("---Cuenta--- | ---Carga----");
17
       $monitor("%b | %b", q, val);
18
19
       reset = 0; en = 0; load = 0; val = 12'b0;
20
21
       #10 reset = 1;
       #2 reset = 0; val = 12'b000001100100;
22
23
       #2 load = 1;
       #20 load = 0; en = 1;
24
25
26
27
       #60 $finish;
28
       end
29
       initial begin
         $dumpfile("Contador tb.vcd");
31
         $dumpvars(0, testbench);
32
33
       end
     endmodule
35
```




Diagrama de Timing Contador

## Ejercicio 2


```
/Ejercicio 2 Laboratortio 8 Electronica Digital 1
           memoria(input wire [11:0] l, output wire [7:0] y);
            //Definimos las variables de entrada y salida.
        reg [7:0] m[0:4095]; //Asignamos el tamaño de la memoria
        initial begin
            $readmemb("memoria.ejercicio_2", m); //guardamos un valor
10
                //binario en la memoria
11
12
        end
13
        assign y = m[1]; |
14
15
     ndmodule
```

Primero declaramos las variables de entrada, siendo una entrada L de 12 bits, la cual nos servirá para buscar en las 4096 localidades de nuestra memoria y una salida Y que nos desplegara lo que esta guardado en cierta localidad de nuestra memoria. Lo primero a realizar fue un array de memoria, el cual será de 4k localidades y 8 bits de ancho, la cual será una variable M. Luego por medio de la instrucción \$readmemb leeremos el archivo externo que guardaremos en nuestra memoria, la cual será guardada en el arreglo m. Por ultimo asignamos que el valor de la salida será la localidad que seleccionemos con L.

```
module testbench();
          reg [11:0] l;
         wire [7:0] y;
 4
         memoria a(1, y);
          initial begin
              $display("Ejercicio 2: Memoria ROM");
              $display("-Localidad- |----Dato----");
              $monitor("%b | %b", 1, y);
11
12
              #1 l = 12'b00000000000000;
13
              #1 l = 12'b0000000000001;
14
15
              #1 l = 12'b00000000000010;
              #1 l = 12'b0000000000011;
              #1 l = 12'b0000000000100;
17
              #1 l = 12'b0000000000101;
18
              #1 l = 12'b0000000000110;
19
              #1 l = 12'b0000000000111;
20
              #1 l = 12'b000000001000;
21
22
              #1 l = 12'b000000001001;
23
24
          end
25
          initial
          #100 $finish;
27
28
          initial begin
29
              $dumpfile("memory tb.vcd");
30
              $dumpvars(0, testbench);
31
32
          end
34
     endmodule
35
```

```
1 0000_0000
2 0001_0001
3 0011_0000
4 1111_1111
5 1010_0101
6 1100_0011
7 0010_0000
8 1110_1110
9 1001_1111
```

#### Datos Guardados en la Memoria



## Diagrama de Timing Memoria

Array: se declara un reg, el cual poseerá cierta cantidad de bits, luego dentro del reg se colocará una variable a la cual en su derecha se le colocará otra cierta cantidad de variables.

 $reg[7:0]\ m[0:4095]$  la cual será un array de 4096X8, o 4096 localidades con un ancho de ocho bits.

\$readmemb se utiliza para leer entradas en binario, mientras que \$readmemh se utiliza para leer entradas en hexadecimal.

```
module ALU(input wire [3:0] a, b,
 2
                 input wire [2:0] f,
                 output reg [3:0] y);
         always @ (a or b or f) begin
             case(f)
                  3'b000: y = (a \& b); //AND
                  3'b001: y = (a | b); //OR
                  3'b010: y = (a + b); //Suma
                  3'b100: y = (a \& \sim b); //AND, con NOT B
11
                  3'b101: y = (a \mid \sim b); //OR, con NOT B
12
                  3'b110: y = (a - b); //Resta
13
                  3'b111: y = (a < b) ? 1:0; //Comparacion entre A y B
                  default: y = 3'b0; //Valor por defecto por si la
                             //opción no se encuentra en la ALU
17
             endcase
         end
20
21
     endmodule
22
```

Lo primero es definir las variables a utilizar, las cuales son dos entradas de 4 bits llamadas A y B, el controlador de 3 bits F y la salida de 4 bits Y, Para describir el funcionamiento de la ALU se utilizo casos basados en F, en donde cada combinación de F dará paso a una acción, exceptuando la combinación 011 la cual no realizará nada. La primera acción (000) será un AND, luego (001) un OR, luego (010) una Suma, la combinación 011 no hace nada, la 100 es un AND con B negada, 101 es un OR con B negada, 110 es una resta y 111 es una comparación entre A y B para ver cuál es mayor. Por último, se colocará una salida 'por defecto' la cual dará paso si la instrucción ingresada no existe.

```
module testbench();
         reg [3:0] a, b;
         reg [2:0] f;
         wire [3:0] y;
         ALU m(a, b, f, y);
         initial begin
         $display("Ejerccio 3: ALU");
11
         $display("A | B | F | Salida");
12
         $monitor("%b | %b | %b", a, b, f, y);
13
14
15
            a = 4'b0000; b = 4'b0000; f = 3'b000;
         #1 a = 4'b0001; b = 4'b0000; f = 3'b000;
         #1 a = 4'b0001; b = 4'b0001; f = 3'b000;
17
         #1 a = 4'b0000; b = 4'b0000; f = 3'b001;
         #1 a = 4'b0000; b = 4'b0001; f = 3'b001;
19
         #1 a = 4'b0001; b = 4'b0001; f = 3'b001;
20
         #1 a = 4'b1000; b = 4'b0100; f = 3'b010;
21
         #1 a = 4'b0010; b = 4'b0000; f = 3'b100;
22
         #1 a = 4'b0000; b = 4'b0000; f = 3'b101;
23
         #1 a = 4'b0110; b = 4'b0001; f = 3'b110;
         #1 a = 4'b0100; b = 4'b0000; f = 3'b111;
25
         #1 a = 4'b0000; b = 4'b0100; f = 3'b111;
         end
29
         initial
             #30 $finish;
31
32
         initial begin
             $dumpfile("ALU tb.vcd");
             $dumpvars(0, testbench);
         end
     endmodule
```




Diagrama de Timing ALU

Link Repositorio de Github: https://github.com/fernando19030/Laboratorios-Electronica\_Digital\_1-19030.git