Carné: 19030

Lab 09 Digital 1

Ejercicio 1

```
module ffd(input clk, input reset, input en, input d, output reg q);

always @ (posedge clk, posedge reset)

if (reset) q <= 1'b0;

else if (en == 1) q <= d;

endmodule

module ffd2(input clk, reset, en, input [1:0] d, output [1:0] q);

ffd a0(clk, reset, en, d[0], q[0]);

ffd a1(clk, reset, en, d[1], q[1]);

endmodule

module ffd4(input clk, reset, en, input [3:0] d, output [3:0] q);

ffd a0(clk, reset, en, d[0], q[0]);

ffd a0(clk, reset, en, d[1], q[1]);


ffd a2(clk, reset, en, d[2], q[2]);

ffd a3(clk, reset, en, d[3], q[3]);

endmodule

endmodule
```

En el primer ejercicio se realizo un modulo principal, el cual es un flip flop tipo d, con el cual se prosiguieron a realizar otros dos flip flops tipo de d. Los cuales eran de 2 y 4 bits, lo cual se logró llamando el módulo principal las veces necesarias para lograr nuestra cantidad de bits. En el caso del de 2 bits se llamo un total de 2 veces el FFD, mientras que para el de 4 bits se llamo un total de 4 veces, aunque también se pudo llamar el FFD de 2 bits un total de 2 veces para acortar un poco el código.



```
module ffd(input clk, input reset, input en, input d, output reg q);

always @ (posedge clk, posedge reset)
if (reset) q <= 1'b0;
else if (en) q <= d;

endmodule

module fft(input clk, en, reset, output q);

wire w;
assign w = ~q;

ffd a(clk, reset, en, w, q);

endmodule

endmodule</pre>
```

Primero se construyo un flip flop tipo d, luego se prosiguió con la construcción del toggle FF. Para lograrlo se utilizó un cable, el cual conecta la salida Q del FFD a una compuerta NOT, la cual entrara en la entrada D del FFD. Logrando así al llamar el módulo del FFD un ToggleFF.

```
module testbench();

reg clk, reset, en;
wire q;

fft a(clk, en, reset, q);

initial begin

#1
clk = 0; en = 1; reset = 0;
$display("Ejercicio 02: Flip FLop T");
$display(" Q | ");
$monitor(" | %b | ", q);
#1 reset = 1;
#1 reset = 0;


#20 $finish;
end


always
#1 clk = ~clk;


initial begin
$dumpfile("Eje_02 tb.vcd");
$dumpvars(0, testbench);
end

end

end
```







```
module ffd(input clk, input reset, input en, input d, output reg q);

always @ (posedge clk, posedge reset)
if (reset) q <= 1'b0;
else if (en == 1) q <= d;

endmodule

module ffjk(input clk, reset, en, j, k, output q);

wire d;

assign d = (~k & q) | (j & ~q);

ffd al(clk, reset, en, d, q);

endmodule</pre>
```

Primero se construyó una tabla de verdad, la cual describiría el comportamiento de un FFJK por medio de una nube combinacional. Luego se prosiguió a construir el módulo con el FFD, el cual fue llamado a otro modulo, en donde se primero se aplico la nube combinacional que entraría en la entrada D del FFD y se llamo al módulo el FFD.

```
module testbench();

reg clk, reset, en, j, k;
wire q;

ffjk a1(clk, reset, en, j, k, q);

initial begin

tl

clk = 0; reset = 0; en = 1; j = 0; k = 0;

display("Ejercicio 3: Flip Flop JK");


display("J | K | Q");

monitor("%b | %b | %b", j, k, q);


freset = 1;

freset = 0;

freset = 0
```



Primero se llamaron las variables, de entrada, tenemos el enable y una de 4 bits llamada in, mientras que de salida tenemos una variable de 4 bits llamada out. Luego empezamos a construir el buffer triestado, asignamos a out un condicional en donde si en es igual a 1 deja pasar a in, de lo contrario estará en alta impedancia.



```
1 module ROM(input [6:0] d, output reg [12:0] q);
2
3 v always @ (d) begin
4
5 v case(d)
6 7'b??????0: q = 13'b100000001000;
7 'b00000?1: q = 13'b100000001000;
8 7'b00000?1: q = 13'b100000001000;
9 7'b0001?1: q = 13'b1000000001000;
10 7'b0010?1: q = 13'b10010000001000;
11 7'b0010?1: q = 13'b1001001000001;
12 7'b0011??1: q = 13'b10011000000;
13 7'b0100??1: q = 13'b1001101000000;
14 7'b0101??1: q = 13'b1001101000000;
15 7'b011??1: q = 13'b1001101000000;
16 7'b011??1: q = 13'b10010000001000;
17 7'b1000?11: q = 13'b100000001000;
18 7'b1000?01: q = 13'b100000001000;
19 7'b1001?11: q = 13'b1000000001000;
20 7'b1001?11: q = 13'b1000000001000;
21 7'b101??1: q = 13'b1000000001000;
22 7'b101??1: q = 13'b10111100000;
23 7'b1100??1: q = 13'b011011000000;
24 7'b110??1: q = 13'b01100000001000;
25 7'b110??1: q = 13'b01100000001000;
26 7'b111??1: q = 13'b01100000001000;
27 default: q = 13'b0111000000100;
28 endcase
29 endcase
20 endmodule
```

La memoria ROM se construye de manera sencilla con un case, en el cual hay una entrada de 7 bits llamada d y una salida de 13 bits llamada q. En el case se colocaron las 21 combinaciones posibles que existen en la tabla, siendo los don't cares representados en verilog por un signo '?'.

```
1 module testbench();
2
3    reg [6:0] d;
4    wire [12:0] q;
5
6    ROM al(d, q);
7
8    initial begin
9
10    #1
11    d = 7'b0000000;
12    $display("for | 0");
13    $display("for | 0");
14    $monitor("%b | %b", d, q);
15    #1 d = 7'b000171;
16    #1 d = 7'b000171;
17    #1 d = 7'b000171;
18    #1 d = 7'b000171;
19    #1 d = 7'b000171;
20    #1 d = 7'b001171;
21    #1 d = 7'b011771;
22    #1 d = 7'b011771;
23    #1 d = 7'b011771;
24    #1 d = 7'b011771;
25    #1 d = 7'b011771;
26    #1 d = 7'b011771;
27    #1 d = 7'b1000701;
28    #1 d = 7'b100171;
39    #1 d = 7'b100171;
30    #1 d = 7'b100171;
31    #1 d = 7'b100171;
32    #1 d = 7'b100171;
33    #1 d = 7'b100171;
34    #1 d = 7'b100171;
35    #1 d = 7'b100171;
36    #1 d = 7'b100171;
37    #1 d = 7'b1010771;
38    #1 d = 7'b1010771;
39    #1 d = 7'b1010771;
40 d = 7'b1010771;
41 d = 7'b10071;
41 d = 7'b10071
```

```
#1 d = 7'b1110??1;

#1 d = 7'b1111??1;

#1 d = 7'b0101010;

#1 d = 7'b1110001;

#1 d = 7'b11001010;

#1 d = 7'b1100110;


#1 d = 7'b11100100;

#1 d = 7'b11100100;

#1 d = 7'b11100000;

#1 d = 7'b11100110;

#1 d = 7'b1110
```



Link Repositorio:

 $https://github.com/fernando19030/Laboratorios Electronica_Digital_1-19030.git$