

# Laborator OxC

15 Jan 2025

1. Reprezentarea binară a instrucțiunilor
2. Instrucțiuni de bază ale procesorului → arhitectură
3. Pipelines
4. Hazarde
5. Performanță
6. Memory Cache

# Reprezentarea binară a instrucțiunilor

În RISC-V, spre deosebire de x86, toate instrucțiunile sunt codificate pe dimensiune fixă, pe 32 biți = 4 B = 4 octeți.

Avem, în RISC-V, 6 clase de instrucțiuni, R, I, S, B, U, J

## R - type

31	30	29	28	27	26	25	24	23	22	21	20
ff	ff	ff	ff	ff	ff	ff	12	12	12	12	12
19	18	17	16	15	14	13	12	11	10	09	08
11	11	11	11	11	f3	f3	f3	rd	rd	rd	rd
07	06	05	04	03	02	01	00				
rd	rn	rn	rn	rn	rn	rn	rn				

## J - type imm [11:0]

31	30	29	28	27	26	25	24	23	22	21	20
im	im	im	im	im	im	im	im	im	im	im	im
19	18	17	16	15	14	13	12	11	10	09	08
11	11	11	11	11	f3	f3	f3	rd	rd	rd	rd
07	06	05	04	03	02	01	00				
rd	rn	rn	rn	rn	rn	rn	rn				

B - type imm [ 12 | 10 : 5 ] ; imm [ 4 : 1 | 11 ]

31 <i>im</i>	30 <i>im</i>	29 <i>im</i>	28 <i>im</i>	27 <i>im</i>	26 <i>im</i>	25 <i>im</i>	24 <i>u2</i>	23 <i>u2</i>	22 <i>u2</i>	21 <i>u2</i>	20 <i>u2</i>
19 <i>u1</i>	18 <i>u1</i>	17 <i>u1</i>	16 <i>u1</i>	15 <i>u1</i>	14 <i>f3</i>	13 <i>f3</i>	12 <i>f3</i>	11 <i>im</i>	10 <i>im</i>	09 <i>im</i>	08 <i>im</i>
07 <i>im</i>	06 <i>op</i>	05 <i>op</i>	04 <i>op</i>	03 <i>op</i>	02 <i>op</i>	01 <i>op</i>	00 <i>op</i>				

J - type imm [ 20 | 10 : 1 | 11 | 19 : 12 ]

31 <i>im</i>	30 <i>im</i>	29 <i>im</i>	28 <i>im</i>	27 <i>im</i>	26 <i>im</i>	25 <i>im</i>	24 <i>im</i>	23 <i>im</i>	22 <i>im</i>	21 <i>im</i>	20 <i>im</i>
19 <i>im</i>	18 <i>im</i>	17 <i>im</i>	16 <i>im</i>	15 <i>im</i>	14 <i>im</i>	13 <i>im</i>	12 <i>im</i>	11 <i>rd</i>	10 <i>rd</i>	09 <i>rd</i>	08 <i>rd</i>
07 <i>rd</i>	06 <i>op</i>	05 <i>op</i>	04 <i>op</i>	03 <i>op</i>	02 <i>op</i>	01 <i>op</i>	00 <i>op</i>				

U - type imm [ 31 : 12 ]

31 <i>im</i>	30 <i>im</i>	29 <i>im</i>	28 <i>im</i>	27 <i>im</i>	26 <i>im</i>	25 <i>im</i>	24 <i>im</i>	23 <i>im</i>	22 <i>im</i>	21 <i>im</i>	20 <i>im</i>
19 <i>im</i>	18 <i>im</i>	17 <i>im</i>	16 <i>im</i>	15 <i>im</i>	14 <i>im</i>	13 <i>im</i>	12 <i>im</i>	11 <i>rd</i>	10 <i>rd</i>	09 <i>rd</i>	08 <i>rd</i>
07 <i>rd</i>	06 <i>op</i>	05 <i>op</i>	04 <i>op</i>	03 <i>op</i>	02 <i>op</i>	01 <i>op</i>	00 <i>op</i>				

## Câmpuri identificate în reprezentare

- **func 7** = un câmp de funcție pe 7 biți
- **func 3** = un câmp de funcție pe 3 biți
- **rd** = reg. destinație
- **rs 1** = reg. sursă 1
- **rs 2** = reg. sursă 2
- **op** = op code, mereu pe 7 biți

## Exemplu

add a0, a1, a2

Știm:

instrucțiunea add este repr. pe clasa R

func 7 = 00000000

func 3 = 000

op code = 0110011

## Identificăm

rd = a0 = 10 = 0b 01010

rs1 = a1 = 11 = 0b 01011

rs2 = a2 = 12 = 0b 01100

0b    0000   0000   1100    0101   1000    0101   0011    0011  
                                                                      
         f7       r2       r1       f3       rd       op

0x    00    c5    85    33

## Exemplu 2

addi a0, a1, 15

Știm

instrucțiunea addi → clasa J

func 7 = 000 0000

func 3 = 000

op wdel = 001 0011

imm = 15 = 0b 0000 0000 1111

Identificăm

rd = a0 = 10 = 0b 01010

rt = a1 = 11 = 0b 01011

0b 0000 0000 1111 0101 1000 0101 0001 0011  
imm r1 f3 rd r2  
0x 00 F5 85 13

b et → clasa J ⇒ salturi mai mici

j (et) → clasa J ⇒ salturi mai mari

↑  
adrese de memorie

# Instrucțiunile de bază ale procesorului

**sll** = shift logical left

**sll rd, rs1, rs2**

$$\begin{aligned}\Rightarrow rd &:= rs1 \ll rs2 \\ &= rs1 * 2^{rs2}\end{aligned}$$

$$0b0100 \ll 1 = 0b1000$$

$$0b000110000100 \ll 2 = 0b011000010000$$

$$0b011000010000 \gg 3 = 0b000011000010$$

**lui rd, imm**  $\rightarrow rd = imm \ll 12$

$$= imm * 2^{12}$$

**auipc rd, imm**  $\rightarrow rd = pc + (imm \ll 12)$

Exemplu

Fie  $PC = 0x1000$

Executăm **auipc a0, 0x3**

Cum se execută?

↳ PC - program counter

- pleacă întotdeauna de la zero
- la fiecare instrucțiune executată, crește cu  $0x4$

$$\begin{aligned}a0 &= PC + (imm \ll 12) = 0x1000 + (0x3 \ll 12) \\ &= 0x1000 + 0x3000 \\ &= 0x4000\end{aligned}$$

# Pipelines

- lucrăm cu un procesor în 5 stadii

**Fetch** (se preia instrucțiunea din memorie) 00 05 85 33

**Decode** (se decodifică codul hexa pentru a det. ce  
trebuie executat mai exact) add r0, r1, r2

**Execute** (se execută, folosind UAL)

**Memory** (citire / scriere în memoria principală)

**Write Back** (salvare în reg. / memorie, pentru utilizare  
de alte instr. în viitor)

## Hazarduri

- o problemă care împiedică procesorul să execute  
eficient instr. în pipeline

- avem hazard de
  - date
  - control
  - structurale

## Hazarduri de date

**data forwarding** : nu așteptăm să se finalizeze  
instrucțiunile care datele de care avem nevoie,  
ci folosim valori intermediare

**stalling** : blocaj pipeline-ul pentru a aștepta  
după date

**out-of-order execution** : se păstrează ordinea de  
preluare și decodificare (Fetch & Decode), dar  
celelalte trei nu sunt reapărat în ordine.  
Instrucțiunile se pun într-un buffer, pentru ca,  
în final, să păstrăm ordinea

### **Hazarduri de control**

- apar în situația de branching - procesul nu reține  
se instr. nu prea până nu se realizează  
condiția saltului
- se folosește branch prediction

### **Hazarduri structurale**

- două sau mai multe instr. încercă să  
folosească aceeași resursă hardware în același  
timp

**Exercitiu :**

Avem un procesor (F, D, E, M, WB). Considerăm :

lw a0, 0(glb)

add a1, a0, a2

sw a1, 4(glb)



Identif. hazardul de date.

Folosim stalling pt. a rezolva aceste hazarduri, adica instr. dependenta trebuie sa finalizeze WB pt a intra in procesarea curenta.

Care este numarul total de cicluri in care se executa reventa?

lw            F   D   E   M   WB

add                F   D   S   S   E   M   WB

mul                    F   D   S   S   S   S   E   M   WB

raspuns : 11 (numara coloanele)

## Performanta

Avem mai multe masuri :

- Throughput - cate instr. pot fi finalizate pe unitatea de timp
- Latenta - timpul total necesar pt. a finaliza o singura instr.
- CPI - *cicli per instructiune* - n. de cicluri necesari pt. a finaliza o instr
- IPC - *instructiuni per ciclu* -  $\frac{1}{CPI}$

### Exemplu 1

Un program execută un nr. egal de instr. aritmetice, de accesare de memorie și cu floating points.

1 instr. aritmetică are 4 cicluri, una de accesare de mem. are 5, respectiv una de fp are 6

Care sunt CPI, IPC?

$$\begin{aligned} CPI &= 0.33 \cdot op\_arith + 0.33 \cdot acc\_mem + 0.33 \cdot fp \\ &= 0.33 \cdot 4 + 0.33 \cdot 5 + 0.33 \cdot 6 = 4.95 \end{aligned}$$

$$IPC = \frac{1}{CPI} = \frac{1}{4.95} = 0.202$$

### Exemplu 2

Pr. ca 20% din copii avem instr. aritmetice, în 50% doar accesare de mem, iar în rest fp.

1 instr. aritm. are 1 ciclu, dar necesită o accesare suplimentară de mem

1 acc. de mem. are 3 cicluri

1 op. de fp are 5 cicluri

Care este performanța? (CPI, IPC)

$$\begin{aligned} CPI &= 0.2 \cdot op\_arith + 0.5 \cdot acc\_mem + 0.3 \cdot fp \\ &= 0.2 \cdot (1 \text{ ciclu aritm} + 3 \text{ cicluri acc. mem}) + 0.5 \cdot 3 \text{ cicluri} \\ &\quad + 0.3 \cdot 5 \text{ cicluri} \\ &= 0.2 \cdot 4 + 0.5 \cdot 3 + 0.3 \cdot 5 = 3.8 \end{aligned}$$

$$IPC = \frac{1}{3.8} = \dots$$

# Memoria cache

- este un tip de mem. rapidă, util. pt. a crește performanța procesorului
- se realizează de accesarea mem. RAM
- este amplasată în apropierea procesorului
- poate fi cuprinsă o mem. intermediară

Ne interesează cum mapăm adresele în cache

Avem 3 tipuri de mapare:

- **mapare directă**: fiecare bloc din mem. principală poate fi mapat doar într-o locație specifică în cache
- **mapare asociativă**: orice bloc din mem. principală poate fi mapat în orice locație din cache
- **mapare x-way set asociativă** - cache-ul este împărțit în seturi, și un bloc din mem. principală poate fi mapat într-un subset specific de locații în cache

Exemplu:

Pn. ca avem un sistem de calcul cu o memorie principală de  $2^{18}$  bytes și un cache de 16 KB.

Memoria este împărțită în blocuri de 32 bytes.

Câte blocuri sunt în mem. principală? Câte blocuri sunt în mem. cache?

Sol:

$$\text{nr. blocuri mem. princ.} = 2^{18} / 2^7 = 2^{11} \text{ blocuri}$$

$$\begin{aligned} \text{nr. blocuri din cache} &= 16 \text{ KB} / 32 \text{ bytes} = 2^4 \cdot 2^{10} / 2^5 \\ &= 2^9 \text{ blocuri} \end{aligned}$$

Exemplu 2

Avem o memorie principală de  $2^{18}$  bytes, iar  
cache-ul are o capacitate de 8 KB, iar  
capacitatea unui bloc este de 128 bytes

Pot nr. de blocuri din mem., respectiv nr.  
de blocuri din cache?

Într-o schemă de mapare directă, unde se  
va mapa 0x A1F0?

Sol:

$$\text{nr. blocuri mem. principală} = 2^{18} / 2^7 = 2^{11} \text{ blocuri în mem. p.}$$

$$\begin{aligned} \text{nr. blocuri mem. cache} &= 8 \text{ KB} / 128 \text{ bytes} = 2^3 \cdot 2^{10} / 2^7 \\ &= 2^6 \text{ blocuri cache} \end{aligned}$$

$$0x A1F0 = 01101010 \quad 0001 \quad 1111 \quad 0000$$

Avem de aflat urm. informații

- **offset** - se obține din dimensiunea blocului
  - dacă blocul este  $2^m$ , offset-ul sunt ultimii  $m$  biți din adresă

În cazul nostru, blocul este 128 bytes  $\Rightarrow 2^7$

$\Rightarrow$  sunt ultimii 7 biți din adresă

0 b 111 0000

- **index** - se obține din dimensiunea cache-ului, din nr. de blocuri din cache

- dacă am cache  $2^m \Rightarrow$  următorii  $m$  biți, de la dreapta la stânga

În cazul nostru, avem  $2^6$  blocuri în cache  $\Rightarrow$  următorii 6 biți

0 b 0000 11

- **tag** - e rămas

0 b 0101

offset = 0 b 111 0000 =  $0x70$

index = 0 b 00 0011 =  $0x3$

tag = 0 b 101 =  $0x5$

Adresa  $0x A170$  se mapează la linie (index) la offsetul (offset)