#### Universidade Tecnológica Federal do Paraná – Toledo Engenharia da Computação – COENC

# Lógica Reconfigurável

# Entidade, arquitetura e bibliotecas


#### **Tiago Piovesan Vendruscolo**





# **Exemplos de HDLs**


 HDL – "Hardware description language" ou linguagem de descrição de hardware.



O "V" do VHDL: VHSIC "Very High Speed Integrated Circuits"




# HDL x Linguagem de programação de software





# Fluxo de Projeto





# VHDL – Estrutura de código

LIBRARY / package declarations

**ENTITY** 

**ARCHITECTURE** 



# VHDL – Estrutura de código

```
LIBRARY ieee;
     USE ieee.std_logic_1164.all;
    ⊟ENTITY and1 IS
        PORT (in1 : IN std logic;
              in2 : IN std logic;
              saida : OUT std logic);
10
     END and1;
11
12
13
    ⊟ARCHITECTURE logica OF and1 IS
    BEGIN
16
        saida<=IN1 AND IN2;
17
     END logica;
```

LIBRARY / package declarations

**ENTITY** 

**ARCHITECTURE** 



- Contém a lista de todas as bibliotecas e pacotes necessários para o projeto;
- As bibliotecas std e work já estão incluídas por padrão;

Biblioteca std					
Pacote	Descrição				
Standard 📩	Definições de tipos de dados (BIT, INTEGER, BOOLEAN, etc.) e operadores.				
Textio	Utilizada para textos e arquivos.				



Biblioteca ieee						
Pacote	Descrição					
std_logic_1164 ★	Define o tipo de dado de 9 valores STD_ULOGIC e STD_LOGIC, permitindo valores sintetizáveis do tipo don't care ('-') e high-impedance ('Z'). O tipo bit só permite '0' e '1'.					
numeric_std	Introduz os tipos SIGNED e UNSIGNED e operadores correspondentes tendo STD_LOGIC como o tipo base.					
numeric_bit	O mesmo que o anterior, mas tendo BIT como tipo base.					
numeric_std_unsigned	Substituição do pacote não padronizado std_logic_unsigned (VHDL 2008)					
numeric_bit_unsigned	Similar ao anterior, mas opera com o tipo BIT_VECTOR ao invés de STD_LOGIC_VECTOR (VHDL 2008)					
env	(VHDL 2008) inclui procedimentos de parada e finalização no ambiente de simulação.					
fixed_pkg	(VHDL 2008) define os tipos de ponto fixo UFIXED e SFIXED e operadores.					
float_pkg	(VHDL 2008) define o tipo de ponto flutuante FLOAT.					



Biblioteca ieee						
Pacote	Descrição					
std_logic_arith	Define os tipos SIGNED e UNSIGNED e operadores. É parcialmente equivalente ao <i>numeric_std.</i>					
std_logic_unsigned	Introduz funções que permitem aritmética, comparação e deslocamento com sinais do tipo STD_LOGIC_VECTOR operando como números sem sinal.					
std_logic_signed	Introduz funções que permitem aritmética, comparação e deslocamento com sinais do tipo STD_LOGIC_VECTOR operando como números com sinal.					



```
LIBRARY library name; --Biblioteca
3 USE library name.package_name.all; --pacote
 LIBRARY std; --optional declaration
6 USE std.standard.all; --optional declaration
 LIBRARY work; --optional declaration
8 USE work.all; --optional declaration
 _____
10 LIBRARY ieee;
11 USE ieee.std logic 1164.all; --Declaração necessária
12 USE work.my package.all; --Declaração necessária
*WORK é utilizado para apontar uma biblioteca localizada no
diretório do projeto.
```




```
Utilizando apenas uma parte do pacote
LIBRARY library name;
USE library name.package name.package parts;
 LIBRARY ieee;
 USE ieee.std logic_1164.all;
 LIBRARY work;
 USE work.componentes circuito.porta inversora;
 USE work.componentes circuito.porta and;
```



- ENTITY (entidade): Descreve a interface do componente. Especifica os pinos de entrada e saída do circuito.
- O PORT indica as portas de entrada e saída. Todos os elementos dentro do PORT <u>são sinais e não variáveis</u>.
- Uma entidade pode ser pensada como um símbolo para um componente.

- A entidade pode ser finalizada por "END ENTITY"

  ou "END nome\_da\_entidade", no caso acima "END CI".
- \*VHDL <u>não</u> é case sensitive\*







- A declaração PORT possui 3 partes:
  - Nome, modo e tipos de dados;

```
ENTITY CI IS
PORT (<NOME> : <MODO> <TIPOS_DADOS>);
END ENTITY;
```

- Modos do PORT:
  - IN unidirecional;
  - OUT unidirecional;
  - INOUT bidirecional;
  - BUFFER Saída que pode ser lida internamente.
- Apenas letras, dígitos e underline podem ser usados;
- O primeiro caractere deve ser uma letra;
- O último caractere não pode ser underline;
- Não são permitidos dois underline consecutivos.








- A declaração PORT possui 3 partes:
  - Nome, modo e tipos de dados;

```
ENTITY CI IS
PORT (<NOME> : <MODO> <TIPOS_DADOS>);
END ENTITY;
```

- Tipo de dados:
  - BIT Valores '0' e '1'.
  - BIT\_VECTOR Vetor de bits
    - BIT\_VECTOR (2 downto 0) (D2 D1 D0)
    - BIT\_VECTOR (0 to 2) (D0 D1 D2)
  - STD\_LOGIC 9 tipos de valores '0', '1', 'Z', '-' (don't care), ...
  - STD\_LOGIC\_VECTOR
  - E muitos outros que veremos nas próximas aulas.






- A declaração PORT possui 3 partes:
  - Nome, modo e tipos de dados;

```
ENTITY CI IS
PORT (<NOME> : <MODO> <TIPOS_DADOS>);
END ENTITY;
```

#### Exemplo:





### VHDL – ARCHITECTURE

- ARCHITECTURE: Contém o código VHDL, que descreve como o circuito deve se comportar (funções).
  - Declarations (opcional): Onde sinais e constantes são declaradas.

```
ARCHITECTURE architecture_name OF entity_name IS

[declarations - signal e constant]

BEGIN

(code)

= assinala o valor a um sinal e PORT.

= assinala o valor a uma variável e constante.
```

Exemplo: Porta AND

```
ARCHITECTURE aula OF porta_and IS

BEGIN

X <= A AND B;

END aula;

Aqui estamos trabalhando apenas com os PORT.
```



Não é permitido utilizar palavras reservadas em VHDL para nomear Entidade e Arquitetura.

abs	access	after	alias	all	and	architecture
array	assert	attribute	begin	block	body	buffer
bus	case	component	configuration	constant	downto	disconnect
else	elsif	end	entity	exit	file	function
for	generate	generic	guarded	if	in	inout
is	label	library	linkage	loop	map	mod
nand	new	next	nor	not	null	of
on	open	or	others	out	port	package
process	procedure	range	record	register	rem	report
return	select	severity	signal	subtype	then	to
type	transport	units	until	use	variable	wait
when	while	with	xor			



#### Atribuição de variável e constante:

$$A := 50;$$

#### Atribuição de sinal e PORT:

$$B \le A AND C;$$

VARIABLE, SIGNAL e CONSTANT são declarados dentro da ARCHITECURE.

PORTs são declarados dentro da ENTITY.



- Operadores Lógicos:
  - NOT (tem prioridade)
  - AND
  - OR
  - NAND
  - XOR
  - XNOR
- Exemplo:
  - $y \le NOT (a AND b);$
  - $y \le a NAND b$ ;

#### Comparações lógicas:

```
| = (igual)
| /= (diferente)
| > (maior)
| < (menor)
| <= (menor ou igual)
| >= (maior ou igual)
```

Os tipos de operando em uma operação relacional devem ser iguais.



#### Operadores Aritméticos:

- + (soma)
- - (subtração ou negação)
- \* (multiplicação)
- / (divisão)
- mod (módulo)
- rem (resto da divisão)
- abs (valor absoluto)
- \*\* (Exponenciação)



### Código concorrente x código sequencial

- ☐ Em códigos concorrentes usa-se:
  - Operadores;
  - WHEN (WHEN/ELSE ou WITH/SELECT/WHEN);
  - GENERATE;
  - BLOCK;
- ☐ Em códigos sequenciais usa-se:
  - IF-THEN-ELSE;
  - CASE-WHEN;
  - FOR-LOOP;
  - WHILE-LOOP;
  - WAIT (a partir do VHDL 2008).




#### Criando um projeto no Quartus Prime 18


#### Pela tela inicial:



#### Pelo menu File:










#### Criando um projeto no Quartus

Nessa tela é selecionado se o projeto será iniciado do zero ou se usará um


template.






#### Criando um projeto no Quartus

 Nessa parte é possível adicionar arquivos externos que serão utilizados no projeto.






# Criando um projeto no Quartus > CYCLONE IV E > DEVICE EP4CE22F17C6 Family, Device & Board Settings





















Projetar uma porta AND.

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
                               Use o mesmo nome do projeto
ENTITY Primeiro projeto IS
           (IN1 : IN std logic;
       PORT
             IN2 : IN std logic;
       SAIDA : OUT std logic);
    Primeiro projeto;
ARCHITECTURE logica OF Primeiro projeto IS
BEGIN
       SAIDA<=IN1 AND IN2;
END logica;
```

Salve com o mesmo nome do projeto.



#### Compile o código


Compile (Além de verificar o código e criar o arquivo de simulação, também gera o arquivo para gravar na FPGA, específico para o modelo selecionado durante a criação do projeto)

Start analysis and synthesis (usado para verificar o código e criar o arquivo de simulação)

```
🔻 🛂 🍊 💣 🦚 📶
Primeiro projeto
- Q Д 🗗 ×
                                                                    Primeiro_projeto.vhd*
                             լու ուր վու
                 LIBRARY ieee;
                 USE ieee.std_logic_1164.all;
               □ENTITY Primeiro_projeto IS
                    PORT (IN1 : IN std_logic;
                           IN2 : IN std_logic;
                         SAIDA : OUT std_logic);
                 END Primeiro_projeto:
               □ARCHITECTURE logica OF Primeiro_projeto IS
          11
                ⊟ BEGIN
          12
                     SAIDA<=IN1 AND IN2;
          13
                 END logica;
```




Verifique o circuito gerado pelo RTL VIEWER (Register Transfer Level)





Verifique o circuito gerado pelo RTL VIEWER (Register Transfer Level)








### VHDL – Exercício 1

- Escreva o código do circuito combinacional abaixo:
- Obs: Utilize "--" para comentar uma linha de código.
  - Selecione um trecho do código > botão direito > comment selection.





### VHDL – Exercício 1

#### Resposta:




### Compilation Report:

Analysis and synthesis: Compilação rápida, mostrando a quantidade de elementos lógicos e pinos utilizados.

Quartus Prime Version	18.1.0 Build 625 09/12/2018 SJ Lite Edition
Revision Name	ex1
Top-level Entity Name	ex1
Family	Cyclone IV E
Device	EP4CE22F17C6
Timing Models	Final
Total logic elements	2
Total registers	0
Total pins	5
Total virtual pins	0
Total memory bits	0
Embedded Multiplier 9-bit elements	0
Total PLLs	0


Compile: Compilação lenta, também mostra a porcentagem de recursos utilizados da FPGA.

Quartus Prime Version	18.1.0 Build 625 09/12/2018 SJ Lite Edition
Revision Name	ex1
Top-level Entity Name	ex1
Family	Cyclone IV E
Device	EP4CE22F17C6
Timing Models	Final
Total logic elements	2 / 22,320 ( < 1 % )
Total registers	0
Total pins	5 / 154 ( 3 % )
Total virtual pins	0
Total memory bits	0 / 608,256 ( 0 % )
Embedded Multiplier 9-bit elements	0 / 132 (0 %)
Total PLLs	0/4(0%)






Simulando o circuito: File > New > University Program VWF






Simulando o circuito:










- Edit > Set end time : 500 ns.
- Edit > Grid size : 50 ns.
  - Simulation Waveform Editor C:/Users/tvend/Dropbox/Aulas/Lógica Reconfigurável\_2019/Aula2\_e\_3/ex1/e Edit View Simulation Help 🔪 🔍 🗴 🕒 八 🌊 🔀 🍱 💢 🚾 🗷 🗷 🔀 🗮 鶰 鶰 Interval: 45.92 ns Master Time Bar: 0 ps Pointer: 45.92 ns Start: 0 Value at Count Value Name 0 ps IN1 B 0 Radix: Binary IN2 B 0 lo Start value: IN3 B<sub>0</sub> Increment by: 1 saida1 ВХ Count type saida2 ВХ Binan Gray code Transitions occur Count every: 50.0 ns T OK Cancel
- IN2: Start value: 1; count every: 100 ns;
- IN3: Start value: 0; count every: 150 ns;




- Simule clicando em run functional simulation.
  - Aparecerá uma janela para salvar o arquivo de simulação caso ainda não tenha salvo.





### Resultado da simulação:


```
LIBRARY ieee;
                                                             saida1~0
                                                                          saida1~1
 USE ieee.std logic 1164.all;
                                              IN1
                                               IN2
                                                                                       saida1
☐ENTITY Primeiro_projeto IS
                                                             saida2~0
                                                                          saida2~1
    PORT (IN1 : IN std logic;
IN2 : IN std logic;
                                                                                        saida2
           IN3 : IN std logic;
                                              IN3
           SAIDA1 : OUT std logic;
           SAIDA2 : OUT std logic);
 END Primeiro projeto;
□ARCHITECTURE logica OF Primeiro projeto IS
FIBEGIN
    SAIDA1<= (IN1 AND IN2) OR IN3;
    SAIDA2<= (IN1 XOR IN2) AND NOT(IN3);
LEND logica;
```





45

Escreva o código e faça a simulação do multiplexador 4:1 abaixo:





46


### Resposta:

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY mux4_1 IS
    PORT (IN1, IN2, IN3, IN4, S1, S2 : IN std_logic;
        SAIDA : OUT std_logic);


END mux4_1;

ARCHITECTURE logica OF mux4_1 IS
BEGIN
    SAIDA <= ((IN1 and not(S1) and not(S2)) OR
    (IN2 and not(S1) and S2) OR (IN3 and S1 and not(S2)) OR
    (IN4 and S1 and S2));
END logica;</pre>
```





Escreva o código e faça a simulação do circuito combinacional abaixo:






#### Resposta:

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY circ_comb IS
    PORT (IN1, IN2, IN3, IN4 : IN std_logic;
        SAIDA : OUT std_logic);


END circ_comb;

ARCHITECTURE logica OF circ_comb IS
BEGIN
    SAIDA <= NOT((IN3 AND IN4) OR (IN1 AND IN2));
END logica;</pre>
```





Faça o decodificador 2:4 abaixo



$A_1$	$A_0$	$D_3$	$D_2$	$\mathbf{D}_1$	$D_0$
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0




```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY ex1 IS
    PORT (A0, A1 : IN std_logic;
        D0, D1, D2, D3 : OUT std_logic);

END ex1;

ARCHITECTURE logica OF ex1 IS
BEGIN
    D0<=NOT(A0) AND NOT(A1);
    D1<=A0 AND NOT(A1);
    D2<=NOT(A0) AND A1;
    D3<=A0 AND A1;
END logica;
```

$A_1$	$A_0$	$D_3$	$D_2$	$\mathbf{D}_1$	$D_0$
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0





# **VHDL**

Próxima aula: Utilizando o kit de desenvolvimento.

