Universidade Tecnológica Federal do Paraná – Toledo Engenharia da Computação – COENC

Lógica Reconfigurável

Utilizando o kit de desenvolvimento


Tiago Piovesan Vendruscolo





FPGA utilizada nas aulas

DE0 nano – ALTERA






VHDL – Exemplo 1


Compile o primeiro código feito na aula anterior:

```
| 🗹 🗳 🗳 💸 | 📾 🕨 📂 🔀 👇 | 😂 🚠 🔖 🚉 | 🤜
Primeiro projeto
Q 다 & ×
                                  Primeiro projeto.vhd
              88 (7) | 🏗 🕮 | Po | EO (Po | 0) 🖫 | 🤡
           1
                LIBRARY ieee;
           2
                USE ieee.std_logic_1164.all;
           3
               □ENTITY Primeiro_projeto IS
           5
                    PORT (IN1 : IN std_logic;
               IN2 : IN std_logic;
                        SAIDA : OUT std_logic);
           8
                END Primeiro_projeto;
           9
          10
               □ARCHITECTURE logica OF Primeiro_projeto IS
          11
               □ BEGIN
                   SAIDA<=IN1 AND IN2;
          12
          13
                END logica;
          14
```









Moodle - DE0_nano_user_manual

Pag. 14

Signal Name	FPGA Pin No.
LED[0]	PIN_A15
LED[1]	PIN_A13
LED[2]	PIN_B13
LED[3]	PIN_A11

Pag. 15

Signal Name	FPGA Pin No.
DIP Switch[0]	PIN_M1
DIP Switch[1]	PIN_T8
DIP Switch[2]	PIN_B9
DIP Switch[3]	PIN_M15






Após colocar todos os pinos, feche a janela e compile novamente.




Caso apareça "no hardware", clique em hardware setup.






Caso apareça "no hardware", clique em hardware setup.





VHDL

Instalando o driver Altera USB-Blaster (pode aparecer como dispositivo desconhecido) Gerenciador de dispositivos > Atualizar driver > Procurar software de driver no PC.





VHDL


Selecione a pasta drivers no caminho abaixo e instale:

C:\intelFPGA_lite\18.1\quartus\drivers\usb-blaster




Caso a FPGA não apareça automaticamente:

Clique em "auto detect" – Selecione EP4CE22






Clique com o botão direito em cima do "chip" > Edit > Add file ou change file caso queira mudar o arquivo. Vá até a pasta "output_files" e escolha o arquivo .sof





Após selecionar "program/Configure", o botão "Start" ficará habilitado para realizar a gravação. Verifique o funcionamento no kit.





Refaça o procedimento para o exercício abaixo:

DE0_nano_user_manual

Pag. 14


Signal Name	FPGA Pin No.
LED[0]	PIN_A15
LED[1]	PIN_A13
LED[2]	PIN_B13
LED[3]	PIN_A11

Pag. 15

Signal Name	FPGA Pin No.
DIP Switch[0]	PIN_M1
DIP Switch[1]	PIN_T8
DIP Switch[2]	PIN_B9
DIP Switch[3]	PIN_M15




Utilize DIP Switch [0-2] como entradas e LED [0-1] como saídas.






Resultado:



Compile novamente, e faça a simulação.






- Desenvolvendo um somador completo: <u>Crie um novo projeto</u>.
- Escreva em VHDL o código equivalente circuito proposto.
- Utilizar como entrada: A DIP Switch[0], B DIP Switch [1] e Cin DIP Switch [2], e como saída: Sum - LED[0] e Cout - LED[1].

Signal Name	FPGA Pin No.
LED[0]	PIN_A15
LED[1]	PIN_A13
LED[2]	PIN_B13
LED[3]	PIN_A11

Signal Name	FPGA Pin No.
DIP Switch[0]	PIN_M1
DIP Switch[1]	PIN_T8
DIP Switch[2]	PIN_B9
DIP Switch[3]	PIN_M15

Α	В	Carry in	Sum	Carry out
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1





```
LIBRARY ieee;
USE ieee.std_logic_1164.all;


ENTITY Somador IS

PORT (A, B, Cin : IN std_logic;
SUM, Cout : OUT std_logic);
END Somador;

END Somador;

EARCHITECTURE logica OF Somador IS

BEGIN
SUM<=(A XOR B) XOR Cin;
Cout<=(A AND B) OR ((A XOR B) AND Cin);
END logica;
```





- Utilizando vetores: <u>Crie um novo projeto</u>.
- Faça um software que coloque na saída X o vetor de 2 bits da entrada A.
- Utilizar como entrada: DIP Switch[0] e DIP Switch [1], e como saída:
 LED[0] e LED[1].
 Exemplo para 3 bits:

```
• STD LOGIC VECTOR vetor de bits
                    • STD LOGIC VECTOR(2 downto 0) - (D2 D1 D0)
                    • STD LOGIC VECTOR(0 to 2) - (D0 D1 D2)
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity vetor is
    Port (A : in STD LOGIC VECTOR (1 downto 0);
           X : out STD LOGIC VECTOR (1 downto 0));
end vetor;
architecture funcao of vetor is
begin
    X \leq A;
end funcao;
```




Refaça o exercício da aula anterior (mux 4:1) usando um vetor na entrada e na seleção: Utilizar como entradas: DIP Switch[0-3], como seleção: KEY [0-1] e como saída: LED[0].

Signal Name	FPGA Pin No.
LED[0]	PIN_A15
LED[1]	PIN_A13
LED[2]	PIN_B13
LED[3]	PIN_A11

Signal Name	FPGA Pin No.
DIP Switch[0]	PIN_M1
DIP Switch[1]	PIN_T8
DIP Switch[2]	PIN_B9
DIP Switch[3]	PIN_M15

Signal Name	FPGA Pin No.
KEY[0]	PIN_J15
KEY[1]	PIN_E1

As KEY's geram nível lógico 0 quando pressionadas.



OBS: Para ler um bit do vetor, utilize "PORT(x)", sendo PORT o nome utilizado para o port, e x a posição do bit no vetor




Resposta:

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY mux4 1 vetor IS
   PORT (ENTRADA: IN std logic vector (0 to 3);
         S: IN std logic vector(0 to 1);
         SAIDA : OUT std logic);
END mux4 1 vetor;
ARCHITECTURE logica OF mux4 1 vetor IS
BEGIN
   SAIDA \le ((ENTRADA(0) \text{ and } not(S(0)) \text{ and } not(S(1)))
   OR (ENTRADA(1)) and not(S(0)) and S(1)
   OR (ENTRADA(2)) and S(0) and not(S(1))
   OR (ENTRADA(3) and S(0) and S(1));
END logica;
```



Resposta:





VHDL

 Próxima aula: Gravação no Kit DE1-SoC e Implementação de circuitos com diagrama de blocos.

