#### Universidade Tecnológica Federal do Paraná – Toledo Engenharia da Computação – COENC

Lógica Reconfigurável

Código Sequencial

**IF-THEN-ELSE** 

**Tiago Piovesan Vendruscolo** 





- O código VHDL sempre é executado de forma concorrente. Para o código ser executado de forma sequencial, o código deve ser inserido dentro de uma estrutura que force o seu processamento de forma sequencial. Essa estrutura é chamada de PROCESS.
- PROCESS é utilizado sempre dentro da arquitetura.
- Dentro do PROCESS são executados os seguintes comandos sequenciais:
  - IF-THEN-ELSE;
  - CASE-WHEN;
  - FOR-LOOP;
  - WHILE-LOOP;
  - WAIT (a partir do VHDL 2008).



#### Estrutura do PROCESS

Pode utilizar um nome para cada PROCESS Ex: Label : PROCESS (a)

```
entity cod sequencial is
port (a,b : IN std logic;
      c,d: OUT std logic);
end cod sequencial;
architecture exemplo of cod sequencial is
begin
    PROCESS (a)
      variable x: std logic:= '1';
    begin
        if (a='1' and a'event) then
            (código)
            else
            (código)
        end if:
        c <= x;
    end PROCESS: ←
end exemplo;
```

Lista de sensibilidade, pode conter vários objetos.

Borda de subida (muito utilizado para controle de processos usando clock.

Final do PROCESS



#### Estrutura do PROCESS

```
entity cod sequencial is
port (a,b : IN std logic;
      c,d: OUT std logic);
end cod sequencial;
architecture exemplo of cod sequencial is
begin
    PROCESS (a)
      variable x: std logic:= '1';
    begin
        if (a='1' and a'event) then
            x := a AND B;
            else
            x := a XOR B;
        end if:
        c <= x;
    end PROCESS:
end exemplo;
```

A variável x é local, existe apenas dentro desse process.

É necessário passar o valor da VARIABLE (local) x para um SIGNAL ou PORT (globais) antes de fechar o PROCESS.

<= Atribui o valor a um SIGNAL ou PORT.

:= Atribui o valor a uma VARIABLE.



Comando WAIT UNTIL

```
entity wait until is
    port ( d, clk : in std logic;
           q : out std logic);
end wait until;
architecture funcao of wait until is
begin
    process
    begin
    wait until clk'event and clk='1';
    q \le d;
    end process;
end funcao:
                  São equivalentes
```

O Uso de WAIT UNTIL especifica implicitamente que somente o clk faz parte da lista de sensibilização.

```
process (clk)
begin
if (clk'event and clk='1') then
```



Todas as sentenças abaixo são sintetizáveis e equivalentes:

#### Detecção de subida de clock:

```
IF (clk'EVENT AND clk = '1')...
IF (NOT clk'STABLE AND clk = '1')...
WAIT UNTIL (clk'EVENT AND clk = '1');
IF RISING_EDGE (clk)...
```

#### Detecção de descida de clock:

```
IF (clk'EVENT AND clk = '0')...
IF (NOT clk'STABLE AND clk = '0')...
WAIT UNTIL (clk'EVENT AND clk = '0');
IF FALLING_EDGE (clk)...
```



- Para efeitos de síntese de circuitos, WAIT UNTIL somente pode ser usado se ele for a primeira atribuição do processo
- Na verdade, 'EVENT é redundante no comando WAIT UNTIL e portanto poderíamos simplificar para:

- o que se refere ao sinal clk se tornar igual a "1"
- Entretanto, algumas ferramentas de síntese de circuitos a partir de VHDL exigem a inclusão do atributo "EVENT"

```
IF (NOT clk'STABLE AND clk = '1')...
```



Estrutura do IF-THEN-ELSE

```
process(A, controle)
begin
  if controle='1' then
    if A>3 then
       B<=1;
    else
       B<=5;
    end if;
else
    B<=0;
end if;
end process;</pre>
```

A sequencia indica a prioridade nos testes das opções:



- Uso do RESET:
  - Reset Assíncrono: Reseta os registradores independente do clock.

```
PROCESS (clk, rst)

BEGIN

IF (rst='1') THEN

registrador <= '0';

ELSIF (clk'EVENT AND clk='1') THEN

--

--código sequencial

END IF;

END PROCESS;
```



- Uso do RESET:
  - Reset Síncrono: Reseta os registradores obedecendo o clock.

```
Nesse caso, apenas o clock entra na lista de sensibilidade.

PROCESS (clk)

BEGIN

IF (clk'EVENT AND clk='1') THEN

IF (rst='1') THEN

registrador <= '0';

ELSE

--
--código sequencial
--

END IF;
END PROCESS;
```




 Exercício 1: Projete um FF do tipo D, com clock na borda de subida e sinal de reset assíncrono (quando rst = '1', a saída vai a zero).

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY flipflop IS
PORT ( d, clk, rst: IN STD LOGIC;
q: OUT STD LOGIC);
END flipflop;
ARCHITECTURE behavior OF flipflop IS
BEGIN
                                      Cada vez que rst e clk mudam, o
PROCESS (rst, clk)
                                      código dentro do PROCESS é
BEGIN
                                      executado.
   IF (rst='1') THEN
      q <= '0';
   ELSIF (clk'EVENT AND clk='1') THEN
      q \ll d;
   END IF;
END PROCESS:
END behavior:
```




- Exercício 2: Projete o circuito proposto abaixo:
  - Flip-flop tipo D com clk na borda de subida, em conjunto com uma porta NAND na entrada.






```
ENTITY exerciciol IS
  PORT ( a, b, clk: IN std logic;
         q: OUT std logic);
END exercicio1:
ARCHITECTURE funcao OF exerciciol IS
  SIGNAL temp : std logic;
BEGIN
  temp <= a NAND b;
                                                        DFF
  PROCESS (clk)
  BEGIN
    IF (clk'EVENT AND clk='1') THEN
    q \le temp;
    END IF;
  END PROCESS;
END funcao;
```






 Exercício 3: Projete e simule o circuito somador – comparador com registrador abaixo:



Dica: Aula sobre o comando WHEN-ELSE.




```
LIBRARY IEEE;
USE IEEE.STD LOGIC 1164.ALL;
ENTITY reg comp add IS
    PORT (clk: IN STD_LOGIC;
      a, b: IN INTEGER RANGE 0 to 7;
      reg comp: OUT STD LOGIC;
      reg sum: OUT INTEGER RANGE 0 TO 15);
END reg comp add;
ARCHITECTURE funcao of reg_comp_add IS
   SIGNAL comp: STD LOGIC;
   SIGNAL sum: INTEGER RANGE 0 TO 15;
BEGIN
   comp <= '1' WHEN a>b ELSE '0';
   sum \le a + b;
   PROCESS (clk)
   BEGIN
      IF (clk'EVENT AND clk='1') THEN
         reg comp <= comp;
         reg sum <= sum;
      END IF:
   END PROCESS;
END funcao;
```





### Simulação no tempo







Exemplo: Comparação utilizando BOOLEAN


```
ENTITY comp IS
    PORT (A, B: IN STD LOGIC;
      IGUAL: OUT STD LOGIC;
      IGUAL B: OUT BOOLEAN);
END comp;
ARCHITECTURE funcao of comp IS
   SIGNAL COMPARACAO: BOOLEAN;
BEGIN
   PROCESS (A, B)
   BEGIN
      COMPARACAO <= (A = B)
      IGUAL B \ll (A = B)
         IF COMPARACAO THEN
            IGUAL<='1';
         ELSE
            IGUAL<='0';
         END IF:
   END PROCESS:
END funcao;
```

O que fazer caso queira utilizar diretamente "IGUAL\_B"?

IGUAL B: BUFFER BOOLEAN



 Exercício 4: Projete e implemente na FPGA o registrador-deslocador abaixo, com entrada serial.



 Utilizar como entrada serial: KEY [0], para clk: KEY [1] e para saída paralela[Q0-3]: LED[0-3].



```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY shiftreq1 IS
      PORT ( serial, clk : IN STD LOGIC;
                          :BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0));
END shiftreg1;
ARCHITECTURE funcao OF shiftreg1 IS
BEGIN
    PROCESS (clk)
    BEGIN
      IF clk'EVENT AND clk = '1' THEN
                    Q(0) <= Q(1);
                    Q(1) <= Q(2);
                    Q(2) <= Q(3);
                    Q(3) \le \text{serial};
      END IF;
    END PROCESS;
END funcao;
```

BUFFER: Utilizado quando um sinal de saída precisa ser lido internamente.



# Próxima aula

Códigos sequenciais: CASE - WHEN

