

Simbolos da biblioteca LCSC do EasyEDA (peças THT, com footprint e código de peça). O Arduino Mega e um módulo: caixa com os pinos usados

M1 Arduino Mega 2560

VCC 5V 5V
GND GND

A0 A0

VCC
RV1
10k
GND

A1 A1

VCC
RV2
10k
GND

D22 D22 x0 R1 2.2k D1

D23 D23 x1 R2 2.2k D2

D24 D24 x2 R3 2.2k D3

D25 D25 x3 R4 2.2k D4

D26 D26 N0_4 R5 2.2k D5

D27 D27 N0_5 R6 2.2k D6

D28 D28 N0_6 R7 2.2k D7

D29 D29 N0_7 R8 2.2k D8

D30 D30 N0_8 R9 2.2k D9

D31 D31 N0_9 R10 2.2k D10

D32 D32 B0 R11 2.2k D11

D33 D33 B1 R12 2.2k D12

GND

N0 = analogRead(A0) e N1 = analogRead(A1): 10 bits (0-1023), passo 5 V/1024 = 4,88 mV. X = N0 mod 16 = x3x2x1x0, A = x1x0, B = N1 mod 4. Codigos ciclicos, sem reescalonar. N0_4..N0_9 so vao a LED. Cada LED com 2,2 k em serie (~1,4 mA).

Os botoes codificam um numero, nao guardam confirmacao: soltar ou pressionar refaz a conferencia. R = 0 com os dois soltos e selecao valida

O diagrama ilustra a implementação de um sistema de controle de acesso utilizando uma cadeia de microprocessadores 74HC04, 74HC32, 74HC86, 74HC08 e 74HC00. Os sinais de entrada são processados por portas lógicas para gerar os sinais de saída desejados.

74HC04: Inversor lógico. Sinais de entrada: FALHA, nFALHA, IGUAL, DIFERENTE, EXCESSO, nEXCESSO. Sinais de saída: 1A, 1Y, 2A, 2Y, 3A, 3Y, 4A, 4Y. Alimentação: VCC, GND.

74HC32: Porta OR. Sinais de entrada: X3, X2, d1, d0, DIFERENTE. Sinais de saída: EXCESSO, ALARME, S2, S3. Alimentação: VCC, GND.

74HC86: Porta XOR. Sinais de entrada: X1, P1, X0, d0. Sinais de saída: EXCESSO, ALARME, S2, S3. Alimentação: VCC, GND.

74HC08: Porta AND. Sinais de entrada: X1, H, X0, A0e. Sinais de saída: B0, B1e. Alimentação: VCC, GND.

74HC00: Porta NAND. Sinais de entrada: H, nFALHA, IGUAL, B0e, nFALHA, DIFERENTE, B1, CONFERIR. Sinais de saída: nEXCESSO, LIBERADO. Alimentação: VCC, GND.

Equações Lógicas:

- 1>2: $nFALHA = FALHA'$
- 3>4: $IGUAL = DIFERENTE'$
- 5>6: $nEXCESSO = EXCESSO'$
- ociosas ao GND: 9, 11, 13
- 1,2>3: $FALHA = X3 + X2$
- 4,5>6: $DIFERENTE = d1 + d0$
- 9,10>8: $EXCESSO = S3 + S2$
- 12,13>11: $ALARME = FALHA + EXCESSO$
- 1,2>3: $d1 = X1 \text{ xor } P1$
- 4,5>6: $d0 = X0 \text{ xor } P0$
- ociosas ao GND: 9, 10, 12, 13
- 1,2>3: $A1e = X1 \cdot H$
- 4,5>6: $A0e = X0 \cdot H$
- 9,10>8: $B1e = B1 \cdot H$
- 12,13>11: $B0e = B0 \cdot H$
- 1,2>3: $H = nFALHA \cdot IGUAL$
- 4,5>6: $CONFERIR = nFALHA \cdot DIFERENTE$
- 9,10>8: $LIBERADO = H \cdot nEXCESSO$
- ociosas ao GND: 12, 13

Validacao: $FALHA = x3 + x2$ (U2, portas 1,2>3). Comparador so com portas: $DIFERENTE = (A1 \text{ xor } P1) + (A0 \text{ xor } P0)$ (U3 1,2>3 e 4,5>6; U2 4,5>6), $IGUAL = DIFERENTE'$ (U1 3>4).
 Habilitacao: $H = FALHA' \cdot IGUAL$ (U1 1>2, U5 1,2>3); as quatro AND de U4 liberam A1 A0 B1 B0 com H - com $H = 0$ o somador recebe 0 + 0.
 Status: $EXCESSO = S3 + S2$ (U2 9,10>8); $CONFERIR = FALHA' \cdot DIFERENTE$ (U5 4,5>6); $ALARME = FALHA + EXCESSO$ (U2 12,13>11); $LIBERADO = H \cdot EXCESSO'$ (U5 9,10>8, U1 5>6).
 ALARME nao realimenta H: nada sai de U2 pino 11 alem do LED. Saida nao usadas (U1 8, 10, 12; U3 8, 11; U5 11) ficam abertas; entradas ociosas ao GND.
 A e X sao os mesmos nos (A1 A0 = X1 X0). Todos os rotulos de net desta folha ligam-se entre si; os pontos de teste estao no bloco 9.


Exatamente um dos tres aceso em qualquer situacao.

VCC: pino 14 de U1-U5 e 16 de U6. GND: pino 7 de U1-U5 e 8 de U6. Lista: 6 CIs, 19 LEDs, 21 resistores, 6 capacitores, 2 trimpots, 2 botoes

TP1 	TP2 	TP3 	TP4 	TP5 	TP6
TP7 	TP8 	TP9 	TP10 	TP11 	TP12
TP13 	TP14 	TP15 	TP16 	TP17 	

A1 A0 = X1 X0 (mesmos nos). Na protoboard, cada TP e um furo livre da tira do sinal

Indice 1 do datasheet = LSB: A0e/B0e nos pinos 5/6, A1e/B1e nos pinos 3/2.
 $3 + 3 = 0110$: o carry do estagio 1 aparece em S2. S3 e C_OUT ficam em 0
 com operandos ≤ 3 . S2 e S3 vao ao LED e ao OR de EXCESSO: o excedente
 continua visivel (nao zera a soma).



Trabalho AP1 - Sistemas Digitais 2026.2 - Turma 6a - Folha 2/4: notas de modelagem (etapa 1) e registro de testes

Integrantes: <NOME - MATRICULA> (representante), <NOME - MATRICULA>, <NOME - MATRICULA>

1. VALIDACAO DE X -> FALHA X = N0 mod 16 = x3x2x1x0 ; A = x1x0

X	x3	x2	x1	x0	A	FALHA
0	0	0	0	0	0	0
1	0	0	0	1	1	0
2	0	0	1	0	2	0
3	0	0	1	1	3	0
4	0	1	0	0	0	1
5	0	1	0	1	1	1
6	0	1	1	0	2	1
7	0	1	1	1	3	1
8	1	0	0	0	0	1
9	1	0	0	1	1	1
10	1	0	1	0	2	1
11	1	0	1	1	3	1
12	1	1	0	0	0	1
13	1	1	0	1	1	1
14	1	1	1	0	2	1
15	1	1	1	1	3	1

Canonica: FALHA = Sm(4,5,6,7,8,9,10,11,12,13,14,15)

Mapa K (linhas x3x2, colunas x1x0):

	00	01	11	10
00	0	0	0	0
01	1	1	1	1
11	1	1	1	1
10	1	1	1	1

Dois lacos de 8 celulas (x3 = 1 e x2 = 1): FALHA = x3 + x2 -> U2A (74HC32)
x1 e x0 nao aparecem: X = 6 tem A = 2 e continua invalido.

2. COMPARADOR A x R -> IGUAL / DIFERENTE

#	A1	A0	P1	P0	A R	IGUAL	DIF
0	0	0	0	0	0 0	1	0
1	0	0	0	1	0 1	0	1
2	0	0	1	0	0 2	0	1
3	0	0	1	1	0 3	0	1
4	0	1	0	0	1 0	0	1
5	0	1	0	1	1 1	1	0
6	0	1	1	0	1 2	0	1
7	0	1	1	1	1 3	0	1
8	1	0	0	0	2 0	0	1
9	1	0	0	1	2 1	0	1
10	1	0	1	0	2 2	1	0
11	1	0	1	1	2 3	0	1
12	1	1	0	0	3 0	0	1
13	1	1	0	1	3 1	0	1
14	1	1	1	0	3 2	0	1
15	1	1	1	1	3 3	1	0

Canonica: IGUAL = Sm(0,5,10,15) - mintermos isolados na diagonal do mapa K, sem laco possivel; a simplificacao vem do fatoramento:

IGUAL = (A1'P1' + A1P1)(A0'P0' + A0P0) = (A1 xnor P1)(A0 xnor P0)

Forma usada no circuito (74HC86 tem saida totem-pole; 74HC266 e dreno aberto):

DIFERENTE = (A1 xor P1) + (A0 xor P0) -> U3A, U3B (74HC86) + U2B (74HC32)
IGUAL = DIFERENTE' -> U1B' (74HC04)

3. HABILITACAO H

FALHA	IGUAL	H
0	0	0
0	1	1
1	0	0
1	1	0

H = FALHA' . IGUAL -> U1A (74HC04) + U5A (74HC08)

A1e = A1.H A0e = A0.H B1e = B1.H B0e = B0.H -> U4A..U4D (74HC08)

Com H = 0 o somador recebe 0 + 0. ALARME nao entra em H (sem realimentacao).

4. SOMADOR 74HC283 (A3 = A2 = B3 = B2 = 0, C_in = 0)

A B	A1A0	B1B0	S3	S2	S1	S0	S	Cout
0 0	00	00	0	0	0	0	0	0
0 1	00	01	0	0	0	1	1	0
0 2	00	10	0	0	1	0	2	0
0 3	00	11	0	0	1	1	3	0
1 0	01	00	0	0	0	1	1	0
1 1	01	01	0	0	1	0	2	0
1 2	01	10	0	0	1	1	3	0
1 3	01	11	0	1	0	0	4	0
2 0	10	00	0	0	1	0	2	0
2 1	10	01	0	0	1	1	3	0
2 2	10	10	0	1	0	0	4	0
2 3	10	11	0	1	0	1	5	0
3 0	11	00	0	0	1	1	3	0
3 1	11	01	0	1	0	0	4	0
3 2	11	10	0	1	0	1	5	0
3 3	11	11	0	1	1	0	6	0

Carry: o carry do estagio 0 (A0 = B0 = 1) entra no estagio 1; o do estagio 1 entra no estagio 2 e aparece em S2 (3 + 3 = 0110). Estagios 2 e 3 recebem 0 + 0, logo S3 = Cout = 0 nesta faixa. Por isso S2 precisa ser preservado.

5. LEDS DE STATUS EXCESSO = S3 + S2 (total > 3)

FALHA	IGUAL	EXCESSO	CONF	ALARME	LIB	obs
0	0	0	1	0	0	divergencia, S = 0
0	0	1	x	x	x	impossivel: H = 0 => S = 0
0	1	0	0	0	1	carga de 0 a 3 pecas
0	1	1	0	1	0	4 a 6 pecas, dividir ciclo
1	0	0	0	1	0	codigo invalido
1	0	1	x	x	x	impossivel
1	1	0	0	1	0	invalido prevalece
1	1	1	x	x	x	impossivel

CONFERIR = FALHA'.DIFERENTE -> U5B ALARME = FALHA + EXCESSO -> U2D

LIBERADO = H.EXCESSO' -> U5C (U1C gera nEXCESSO, U2C gera EXCESSO)

Exatamente um dos tres LEDs aceso em qualquer combinacao possivel.

6. REGISTRO DE TESTES (preencher no prototipo; esperado conforme modelagem)

Bloco: aquisicao (pot min/meio/max, LEDs = serial, 10 digitos) obtido: _____

Bloco: validacao, 16 codigos de X (FALHA = 1 para X >= 4) obtido: _____

Bloco: comparador, 16 pares A/R (IGUAL e DIFERENTE complementares) obtido: _____

Bloco: somador, 16 somas com H = 1 ; bloqueio com H = 0 (S = 0) obtido: _____

Integracao (N0 N1 via TESTE, R nos botoes):


#	N0	N1	X A B	R	H	S	CON	AL	LIB	obtido	OK
1	0	0	0 0 0	00	1	0	0	0	1	_____	__
2	1	1	1 1 1	00	0	0	1	0	0	_____	__
3	2	1	2 2 1	10	1	3	0	0	1	_____	__
4	2	2	2 2 2	10	1	4	0	1	0	_____	__
5	2	3	2 2 3	10	1	5	0	1	0	_____	__
6	3	3	3 3 3	11	1	6	0	1	0	_____	__
7	2	1	2 2 1	00	0	0	1	0	0	_____	__
8	6	1	6 2 1	10	0	0	0	1	0	_____	__
9	15	3	15 3 3	11	0	0	0	1	0	_____	__
10	16	1	0 0 1	00	1	1	0	0	1	_____	__
11	18	5	2 2 1	10	1	3	0	0	1	_____	__
12	2	6	2 2 2	10	1	4	0	1	0	_____	__

Sequencia com potenciometros (item 2.6): X = 2 -> P1 pressionado (R = 10) -> B = 1: S = 3, LIBERADO -> B = 2: S = 4, ALARME e S visivel -> solta P1: S = 0, CONFERIR -> X = 6: ALARME. Transicoes breves (ADC, atualizacao sequencial dos pinos, contato dos botoes) sao aceitas: a avaliacao considera as saidas estabilizadas.


Trabalho AP1 - Folha 3/4: circuito completo ligado fio a fio - Arduino Mega 2560 e pecas da Commons Library do EasyEDA

Integrantes: <NOME - MATRICULA> (representante), <NOME - MATRICULA>, <NOME - MATRICULA>

Mesma fiacao da folha 1 (gerar_netlist.py). Os sinais correm nas trilhas horizontais (uma por net); fio que cruza outro sem ponto nao liga. Pecas desta folha fora da BOM e da PCB.



TITLE: Conferencia de carga para inspecao		REV: 1.0
Company:	Sistemas Digitais 2026.2 - Turma 6a - Prof. Clayton J A Silva	Sheet: 3/4
Date:	2026-09-15	EasyEDA Std
Drawn By:	<NOME - MATRICULA> (representante), <NOME - MATRICULA>, <NOME - MATRICULA>	



- Cada coluna de 5 furos do mesmo lado do canal e um unico no. CIs e resistores dos LEDs atravessam o canal (furos e/f da mesma coluna).
- LED: perna longa (anodo) na coluna do resistor; lado chato (catodo) na coluna seguinte, com jumper ao barramento -.
- Botoes tateis: usar os dois terminais em diagonal (sao sempre os contatos da chave). Solto = 0 pelo pull-down de 10 k ao barramento -.
- Se os barramentos da sua protoboard forem partidos no meio (coluna 30/31), emende cada metade com um jumper. 100 nF junto ao VCC de cada CI.
- Lista furo a furo, na ordem de montagem, em conferencia_carga_protoboard.md. Mesma fiacao do esquema (gerar_netlist.py).