

Guía 03 · MOSFET en DC

Bloques 7 y 8 del plan · Aparece en todos los parciales desde 2021 y vale entre 20 y 30 %

Convención del profesor, úsala siempre: $K_N = k'_n(W/L) = \mu_n C_{ox}(W/L)$, en mA/V². En saturación, $I_D = \frac{1}{2} K_N (V_{GS} - V_t)^2$. El documento CORRIENTE DE DRENAJE y todas las soluciones oficiales (2014, 2021, 2023 y 2024) usan esta forma. Algunos libros definen $K = \frac{1}{2} k'_n(W/L)$ y escriben $I_D = K \cdot V_{OV}^2$. Si mezclas las dos, tu corriente sale el doble.

1. Estructura y funcionamiento

Material: MOSFET'S Lecciones semana 1 · MOSFET con anotaciones · CORRIENTE DE DRENAJE

- En un NMOS de enriquecimiento, cuando $v_{GS} > V_t$ se induce un canal n bajo la compuerta. La sobretensión es $V_{OV} = v_{GS} - V_t$.
- Con v_{DS} pequeño el transistor es una resistencia controlada: $r_{DS} = 1/(K_N V_{OV})$.
- Al crecer v_{DS} el canal se estrecha en el drenaje. Cuando $v_{DS} = V_{OV}$ el canal se estrangula y la corriente se satura.
- La compuerta no consume corriente: $I_G = 0$. Por eso V_G sale directo del divisor.
- El sustrato p se conecta a la tensión más negativa y el sustrato n a la más positiva. En el CD4007, el pin 7 es V_{SS} y el pin 14 es V_{DD} .

Circuitos de ejemplo





Figura1 Estructura física de NMOS de enriquecimiento. Típicamente $L=0.1$ a $3\text{ }\mu\text{m}$, $W=0.2$ a $100\text{ }\mu\text{m}$, el espesor t_{ox} está en el rango de 2 a 50nm.

Fuente: Ref. [1]

UNIVERSIDAD DE EL SALVADOR,
ELC-115 2022

2

Estructura física del NMOS de enriquecimiento




Fuente: Ref. [1]

Figura 10. (a) Símbolo para el MOSFET de enriquecimiento canal n. (b) símbolo modificado con una punta de flecha en el terminal de fuente para distinguirlo del drenaje y para indicar la polaridad de dispositivo. (c) símbolo simplificado. (d) símbolo indicando que el sustrato y la fuente están unidos

UNIVERSIDAD DE EL SALVADOR,
ELC-115 2022

25

Símbolos del MOSFET canal n



UNIVERSIDAD DE EL SALVADOR,
ELC-115 2022

7

i_D - v_{DS} con v_{DS} pequeño: el canal como resistencia

2. Regiones de operación (NMOS)

Región	Condición	Corriente
Corte	$V_{GS} \leq V_t$	$I_D = 0$
Triodo	$V_{GS} > V_t$ y $V_{DS} < V_{OV}$, lo que equivale a $V_{GD} > V_t$	$I_D = K_N[V_{OV}V_{DS} - \frac{1}{2}V_{DS}^2]$
Saturación	$V_{GS} > V_t$ y $V_{DS} \geq V_{OV}$, lo que equivale a $V_{GD} \leq V_t$	$I_D = \frac{1}{2}K_NV_{OV}^2(1 + \lambda V_{DS})$

PMOS: usa V_{SG} , V_{SD} y $|V_t|$. Está en saturación si $V_{SD} \geq V_{SG} - |V_t|$, con $I_D = \frac{1}{2}K_P(V_{SG} - |V_t|)^2$. La modulación de canal da $r_o = V_A/I_D$ con $V_A = 1/\lambda$.

CD4007 típico (tabla del parcial 2023R): $K_N = 1.1 \text{ mA/V}^2$, $K_P = 0.7 \text{ mA/V}^2$, $|V_t| = 1.4 \text{ V}$ y $V_A = 20 \text{ V}$. En 2024, la curva de LTspice dio $V_t = 1.16 \text{ V}$ y $K_N = 0.90 \text{ mA/V}^2$.

Circuitos de ejemplo




Figura 6. la corriente de drenaje i_D contra el voltaje drenaje-a-fuente v_{DS} para un NMOS de enriquecimiento funcionando con $v_{GS} > V_t$.

UNIVERSIDAD DE EL SALVADOR,
ELC-115 2022

9

Regiones triodo y saturación





Figura 11. (a) Un MOSFET de enriquecimiento canal n, con v_{GS} y v_{DS} aplicados, y en el que se indican las direcciones normales de flujo de corriente. (b) La característica i_D contra v_{GS} para un dispositivo con $k_n (W/L) = 1 \text{ mA/V}^2$.

UNIVERSIDAD DE EL SALVADOR,
ELC-115 2022

30

Características i_D - v_{DS} con $k_n = 1 \text{ mA/V}^2$



Fuente: Ref. [2]

Figura 12. La característica i_D contra v_{GS} para un dispositivo con $k'n (W/L) = 1 \text{ mA/V}^2$.

Característica i_D - v_{GS} en saturación

3. Extraer V_t y K_N de mediciones (salió en 2021, 2023 y 2024)

Con dos puntos en saturación, (V_{GS1}, I_1) y (V_{GS2}, I_2) :

$$\sqrt{I_1/I_2} = (V_{GS1} - V_t)/(V_{GS2} - V_t) \rightarrow V_t = (r \cdot V_{GS2} - V_{GS1})/(r - 1), \quad r = \sqrt{I_1/I_2}$$


$$K_N = 2I_1/(V_{GS1} - V_t)^2$$

Descarta la raíz con V_t mayor que alguno de los V_{GS} , porque ese punto estaría en corte.

- **Transistor conectado como diodo** (G unido a D): siempre está en saturación porque $V_{DS} = V_{GS} > V_{OV}$. Se mide $V_1 = V_{GS}$, y la corriente es $I = (V_{DD} - V_1)/R_D$.
- **Curvas i_D - v_{DS}** : lee I_D en la zona plana, a V_{DS} fijo, para dos V_{GS} .
- **Curva i_D - v_{GS}** : lee dos puntos. La curva despega en V_t , lo que sirve para comprobar.

Circuitos de ejemplo

Ejemplo 4



La figura del ejemplo 4 muestra un transistor con sus terminales drenaje y compuerta conectados juntos. Encontrar la relación i - v del dispositivo resultante en términos de los parámetros del MOSFET $K_N = k'n (W/L)$ y V_t . Este dispositivo de dos terminales es conocido como transistor conectado como diodo.

$v = v_D = v_G$ garantiza saturación


La consecuencia más importante es que el valor de resistencia viendo hacia la compuerta cambia dramáticamente

$$i_D = \frac{1}{2} k_n \left(\frac{W}{L} \right) (v_{GS} - V_n)^2$$

$$i = \frac{1}{2} k_n \left(\frac{W}{L} \right) (v - V_n)^2$$

$$i = \frac{1}{2} k_n (v - V_m)^2$$

Ejemplo 4: transistor conectado como diodo



Parcial 2021 P4: medición de V_t y K_N

Se tiene un transistor NMOS CD12AX7N con las características I_D vs V_{DS} mostradas en la figura P4a.




Figura P4a.


Parcial 2023 P4a: curvas I_D - V_{DS}

4. Procedimiento para cualquier circuito DC

- Halla V_G . Si hay divisor, $V_G = V_{DD} \cdot R_2 / (R_1 + R_2)$, porque $I_G = 0$.
- Supón saturación.
- Escribe la malla compuerta-fuente. Con R_S : $V_G = V_{GS} + I_D R_S$, y con $I_D = \frac{1}{2} K_N (V_{GS} - V_t)^2$ queda una cuadrática. Un atajo útil es tomar $x = \sqrt{I_D}$: resulta $R_S \cdot x^2 + \sqrt{2/K_N} \cdot x + (V_t - V_G) = 0$, que es exactamente como lo resuelve el profesor en Mathcad.
- Toma la raíz con $V_{GS} > V_t$.
- Calcula $V_D = V_{DD} - I_D R_D$, V_S y V_{DS} .
- Verifica que $V_{DS} \geq V_{OV}$. Si falla, resuelve en triodo con $I_D = (V_{DD} - V_{DS}) / R_D = K_N [V_{OV} V_{DS} - \frac{1}{2} V_{DS}^2]$. Es una cuadrática en V_{DS} ; usa la raíz menor que V_{OV} .

Circuitos de ejemplo

Ejemplo 3




Diseñar el circuito del ejemplo3, de manera que $I_D = 0.4$ mA, y $V_D = +0.5$ V.

El transistor tiene:
 $V_t = 0.7$ V; $\mu_n C_{ox} = 100 \mu A/V^2$; $L = 1 \mu m$; $W = 32 \mu m$
 Asumir $\Lambda = 0$


$V_t = 0.7$	$k'_n = 100 \frac{\mu A}{V^2}$	$L = 1$	$W = 32$
	$k'_n = \frac{k'_n}{1000} = 0.1$		
$I_D = 0.4$ mA	$V_D = 0.5$ V		
$V_{DD} = 2.5$	$V_{SS} = 2.5$		
$R_D = \frac{V_{DD} - V_D}{I_D} = 5$	$V_{OV} = \sqrt{\frac{2 \cdot I_D}{k'_n \cdot \frac{W}{L}}} = 0.5$		
$V_{GS} = V_{OV} + V_t = 1.2$			
$R_S = \frac{V_{SS} - V_{GS}}{I_D} = 3.25$			

UNIVERSIDAD DE EL SALVADOR, ELC-115 2022

Ejemplo 3: diseño con R_D y R_S



Parcial 2023 P4b: divisor con R_S






5. Problemas de límites de región (2014, 2021 y 2024)

Circuito típico: la fuente del NMOS está conectada a una señal V_{IN} , la compuerta a V_G fijo y el drenaje a V_{DD} por R_D .

- **Fuera de corte para todo V_{IN} :** $V_{G,min} = V_{IN,max} + V_t$.
- **Saturación para todo V_{IN} :** el peor caso es la mayor corriente, que ocurre con $V_{IN,min}$. Entonces $V_{DD,min} = V_G - V_t + I_{D,max} \cdot R_D$, que sale de exigir $V_D \geq V_G - V_t$.
- **Frontera saturación/triodo al barrer V_i :** se cumple $V_D = V_G - V_t$. De ahí salen $I_D = (V_{DD} - V_D)/R_D$, luego V_{GS} y luego V_i .
- **Intuición:** con V_i pequeño la corriente es grande, V_D cae y el transistor entra en triodo. Con V_i grande entra en corte. La saturación queda en medio.

Circuitos de ejemplo






6. Espejos y transistores conectados como diodo (2023 y 2023R)

- Un transistor con G unido a D, o con una resistencia grande entre G y D, está en saturación.
- **Espejo:** dos transistores iguales con el mismo V_{GS} llevan la misma I_D , siempre que el de salida esté en saturación. Verifícalo.
- **Trampa del parcial 2023 P4c:** si el transistor de salida no tiene camino de corriente porque el de arriba está en corte, entonces $I_D = 0$. En ese caso el transistor está en triodo con $V_{DS} = 0$ y no copia la corriente.

Circuitos de ejemplo

Ejemplo 8



Circuito para el ejemplo 8

Los transistores NMOS y PMOS del circuito, son coincidentes, con $k'_n(W_n/L_n) = k'_p(W_p/L_p) = 1 \text{ mA/V}^2$ y $V_{tn} = -V_{tp} = 1 \text{ V}$. Asumir $\Lambda = 0$ para ambos dispositivos. Encontrar las corrientes de drenaje I_{DN} e I_{DP} , también como la tensión v_o , para $v_i = 0, 2.5 \text{ V}$ y -2.5 V .

UNIVERSIDAD DE EL SALVADOR, ELC-115 2022

Ejemplo 8: NMOS y PMOS en serie




Figura P4c.

Parcial 2023 P4c: circuito trampa

7. Formulario rápido

Concepto	Fórmula
Sobretensión	$V_{OV} = V_{GS} - V_t$
Saturación	$I_D = \frac{1}{2}K_N V_{OV}^2 \cdot V_{DS} \geq V_{OV}$
Triodo	$I_D = K_N(V_{OV}V_{DS} - \frac{1}{2}V_{DS}^2)$
Resistencia del canal	$r_{DS} = 1/(K_N V_{OV})$
Borde de saturación	$V_{DS} = V_{OV}$, es decir $V_D = V_G - V_t$
V_{GS} a partir de I_D	$V_{GS} = V_t + \sqrt{(2I_D/K_N)}$
Resistencia de salida	$r_o = V_A/I_D$