Technische Dokumentation: Register Transfer Level (RTL) & Aktuelle RTL-Sondersendung

Teil 1: Register Transfer Level (RTL) in der Digitaltechnik

1. Grundprinzip des Register Transfer Levels

Die **Registertransferebene (RTL)** ist eine zentrale Abstraktionsebene beim Entwurf digitaler integrierter Schaltungen (wie FPGAs und ASICs). Auf dieser Ebene wird das Verhalten einer Schaltung durch den Datenfluss zwischen Speicherregistern (Flip-Flops) und die dazwischenliegende kombinatorische Logik beschrieben.

- **Zustandsspeicher (Register / Flip-Flops):** Speichern binäre Zustände synchron zu einem Taktsignal (`clk`).
- **Kombinatorische Logik (LUTs / Gatter):** Verknüpft Eingangssignale und aktuelle Registerwerte logisch oder arithmetisch miteinander.
- **Synchronität:** Bei jeder aktiven Taktflanke (z. B. `posedge clk`) werden die neu berechneten Werte in die Zielregister übernommen.

2. Vom RTL-Code zur FPGA-Hardware (Synthese-Ablauf)

Beim Schreiben von RTL-Code in Hardwarebeschreibungssprachen wie **Verilog** oder **VHDL** werden keine einzelnen Logikgatter manuell platziert. Stattdessen übersetzt ein Synthese-Tool (z. B. Intel Quartus oder AMD Vivado) den Code in mehreren Schritten in physische Chip-Strukturen:

Entwurfsschritt	Beschreibung	Ergebnis
1. RTL-Beschreibung	Abstrakte Beschreibung von Signalflüssen, Vergleichen und Taktverhalten in Verilog/VHDL.	Synthesefähiger HDL-Quellcode
2. Logiksynthese	Übersetzung von `if`-Abfragen und Operatoren in boolesche Gleichungen und Flip-Flops.	Generische Netzliste
3. Technology Mapping	Aufteilung der Logik in Wahrheitstabellen für die konkreten Bausteine des Ziel-FPGAs.	Zuweisung zu LUTs, Flip-Flops, BRAM und DSPs
4. Place & Route	Physische Platzierung auf dem Chip und Verdrahtung über die Schaltmatrix.	Bitstream für den FPGA

3. RTL-Konzepte in C++ (HLS & Simulation)

Da C++ eine sequenzielle Programmiersprache ist, existieren zwei unterschiedliche Ansätze, um RTL-Logik in C++ abzubilden:

- **High-Level Synthesis (HLS):** Spezialisierte Compiler (z. B. AMD Vitis HLS) übersetzen C++-Funktionen mithilfe von Direktiven (`#pragma HLS`) und exakten Bitbreiten (`ap_uint<10>`) direkt in Verilog-RTL-Code.
- **Zyklusgenaue C++-Simulation:** Um das Verhalten von Flip-Flops und kombinatorischer Logik in reinem C++ zu testen, werden der aktuelle Zustand (`current`) und der nächste Zustand (`next`) strikt getrennt berechnet.

```
// Zyklusgenaue RTL-Simulation in C++
#include <cstdint>

struct Registers {
    uint16_t red = 0; // Entspricht dem Flip-Flop-Ausgang
};

// Kombinatorische Logik (entspricht LUTs)
void clock_tick(const Registers& current, Registers& next, uint16_t pixel_x, uint16_t Ra1) {
    if (pixel_x >= Ra1 && pixel_x < Ra1 + 20) {
        next.red = 1023; // 10-Bit Maximalwert (0x3FF)
    } else {
        next.red = 0;
    }
}

int main() {
    Registers current_state, next_state;
    clock_tick(current_state, next_state, 105, 100);
    current_state = next_state; // Übernahme bei Taktflanke (posedge clk)
    return 0;
}
```

Teil 2: Aktuelle RTL-Sondersendung im TV-Programm (Stand: 12.11.2026)

Hinweis zur Begriffsklärung: Neben dem technischen Begriff *Register Transfer Level (RTL)* bezeichnet **RTL** im deutschsprachigen Raum den Fernsehsender RTL Television, der zu aktuellen Ereignissen Sondersendungen (z. B. *RTL Aktuell Spezial* oder *RTL Nachtjournal Spezial*) ausstrahlt.

Programmübersicht & Sondersendung vom 12. November 2026

- **RTL Nachtjournal Spezial (12.11.2026, ab 00:25 Uhr / Nachtprogramm):** Im Anschluss an das reguläre *RTL Nachtjournal* zeigt RTL eine Spezialausgabe mit einem ausführlichen Interview mit dem RKI-Chef Berner zu aktuellen gesundheitspolitischen Entwicklungen.

- **Reguläre Nachrichtenformate:** Aktuelle Eilmeldungen und Schwerpunktthemen (u. a. zur schweren Massenkarambolage in Bulgarien sowie zum Urteil im Mordprozess in Güstrow) werden zudem in den Hauptausgaben von *Punkt 12* und *RTL Aktuell* (18:45 Uhr) behandelt.
- **Abruf auf Abruf:** Verpasste Nachrichten- und Spezialsendungen stehen parallel und im Anschluss im Online-Stream auf RTL+ bereit.

Erstellt am 12. November 2026 | Technische Dokumentation (FPGA / Verilog / C++) & aktuelle Programminformationen