

Al crear-se una interrupció (~~de~~ activat), el bit del registre d'estats desactiva les interrupcions globals, per tant no se'n podran activar més fins que no surti de la subrutina.

Un bit buit estarà activat quan no estàs escrivint res

Quan has vetat a les que al sortir de la subrutina d'interrupció estani a activar el bit d'interr. global

Si al mig d'execució d'una subrutina d'interrupció, paral·lelament es genera una altra, mentre s'executa aquesta la altra no ho farà, ja que el global d'interrupcions està desactivat. Al sortir de la primera subrutina d'interrupció, començarà la següent interrupció.

PORT B

in \rightarrow r. 16 \rightarrow

XX 1 X XXXX

 \downarrow out

PORT B.

PORT B \rightarrow

XX 1 X XXXX

Just a l'inter a l'interrupció, el flag d'interrupció es desactiva.

SREG → bit 7 (I) → es activa o desactiva totes

↳ SET (set onable interrupt)

↳ CFI (clear " ")

Interrupcions → la edició de poder treballar en paral·lel

No hi ha call, però el hardware pot veure la crida. Aleshores s'interrupt el programa i va (jmp) a la subrutina d'interrupció.

En aquestes subrutines encara és molt més important la transparència, ja que no sabem quan es cridarà.

El hard sap l'adreça de la subr. d'interrupció?

Mecanisme del vector d'interrupció

si cliquem reset → anem a $PC=0$

Al ser interrupció 18 → USART RX anem a adreça

0x0024 → que es on està guardada la subrutina

cada 2 words hi ha interrupcions: cada interrupció

del vector → és un jmp on està guardada la

subrutina d'interrupció 2 words → 1 codifica que

és un jmp, el segon → 16 bits que és la llargada

de la memòria de programari. Fem el salt per sobre

A on posi - vector - 15 \rightarrow s guarda a quella adreça, [@]
al activar-se la interrupció ve a la posició
0x0024 on hi ha un JMP, @

Si a la rutina d'interrupció s'han generen 2 n's,
en aquell moment no s'executen ja que el bit 7 de SREG
està desactivat, ~~es~~ al sortir de la subrutina, s'executa
la d'adreça inferior primer, després l'altra ja que el
SREG es manté activat fins que no s'entra a la
subrutina corresponent

bootrst no es pot canviar amb el cable USB

si no, no podríem anar programant ja que
no aniríem al boot loader

Si una subrutina té operacions Aritmètico-lògiques,
cal protegir SREG!

$r_x \rightarrow$ no té paràmetres, resultat = r_6

$t_x \rightarrow$ paràmetre r_6 , no té resultat.


Hauríem de posar un ret a Sinal de main \rightarrow
ara ens ho fem amb una subrutina

boot-interrupt \rightarrow @redSinit sent resets


```

eor r1, r1      netegem registre
out, 0x3b, r1    posena a el registre d'act-t
ldi r28, 0xFF } inici de l'area stack pointer
ldi r29, 0x08 } posanto 0x08 FF
out 0x3d, r28 }
out 0x3e, r29 } última posició física de dades
call main
jmp exit        és per si el nostre programa
               cli main no acaba, llavors acaba
               aquí
jmp -2

```



Moore
!
Sortides als
estats!



He de ser subrutines que tinguin sentit per si mateixes.


```
LEDON:  
    sbi PORTB, 0, 5  
    ret
```

Massa línies per la línia de programació.

No s'ha començat una macro →
• macro ledon
 sbi PORTB, 5
• endm

```
SP:  
    led on  
    call rx  
    is rx ≠ l  
    rjmp S1  
else: rjmp S0  
  
S1:  
    led off  
    call rx  
    is rx ≠ a  
    rjmp S0  
    rjmp S1  
    cpi r16, 'e'  
    brne S1
```

estructura → al final de les inicialitzacions (main) pose
rjmp A SP. Sino, no ho posa i escriu primer so.



Mealy
sortides a les
transicions

S0:
call rx
if rx = '1'
led on
rjmp S0

else:
led off
ljmp S1

S1:
call rx
if rx = '0'
led on
ljmp S1

else:
led off
ljmp S0

AMB INTERRUPCIONS

- Vector-18:

LDS r16, VADR0

if estat = 0

rjmp S0 / comprovar estat

if estat = 1

rjmp S1 / comprovar estat

copiar en el codi de
comparació en comptar
el ser un rjmp a ell

OPERACIONS ARITMÈTIQUES

Restar \rightarrow Suma de A + complement a2 de B

$$Calc(Dad_c) = Calc(Dad_a) + 1 = (Dad_c \oplus 0xFF) + 1$$

$$\begin{array}{r} 010 \quad 2 \\ - 101 \quad 5 \end{array}$$

$$\begin{array}{r} 010 \quad 2 \\ + 011 \quad -5 \\ \hline 0101 \quad -3 \\ \uparrow \\ C \end{array}$$

$$\begin{array}{r} 110 \quad 6 \\ - 011 \quad 3 \end{array} \rightarrow \begin{array}{r} 110 \quad 6 \\ + 101 \quad -3 \\ \hline 1011 \quad 3 \\ \uparrow \\ C \end{array}$$

Negarem el carry per tant

$$-3 \rightarrow 1101$$

$$3 \rightarrow 0011$$

1 byte té dos nibbles:

1010'0110

SREG: T, I, Z, C, N, V, H, S

carrys overflow \rightarrow signe

zero negativ \rightarrow half carry

OVERFLOW \rightarrow consideren dades amb signe

és el que ens diu si ens hem passat
del valor de l'arrel

SUMA

dos operands
resultat

en C2, el carry no té significat

$$S = N \oplus V$$

el bit de més pes és l'S, no el carry

$$\begin{array}{r} 011 \quad 3 \\ + 010 \quad 2 \\ \hline 101 \quad 5 \\ S \quad V \end{array}$$

0 1

$$\begin{array}{r} 010 \quad 2 \\ 001 \quad 1 \\ \hline 00011 \quad 3 \\ S \quad V \end{array}$$

$$\begin{array}{r} 100 \quad -4 \\ 010 \quad 2 \\ \hline 10110 \\ S \quad V \end{array}$$

$$\begin{array}{r} 111 \quad -1 \\ + 100 \quad -4 \\ \hline 11011 \\ S \quad V \end{array}$$

SUM4 AMB SIGNED

OVERFLOW → quan la suma de dos positius dona negatiu i al revés.

FLAG $S = N \oplus V$ ^{signe negatiu overflow}

indica el resultat total i correcte de la suma
Ara el resultat té 4 bits

RESTA AMB SIGNED

el mateix que a la suma, però abans hem un ~~overflow~~
canvi a $ca2$

si restem dos positius o dos negatius, mai podrà donar
overflow

També codifiquem el total amb el resultat i el bit S

$$\begin{array}{r} 0102 \\ -100-4 \\ \hline 01 \\ S V \end{array}$$

$$\begin{array}{r} 0102 \\ +1004 \\ \hline 011106 \\ S V \end{array}$$

es fa una XOR per trobar S

$$\begin{array}{r} 0102 \\ -0113 \\ \hline \end{array}$$

$$\begin{array}{r} 0102 \\ +101-3 \\ \hline 10111-1 \\ S V \end{array}$$

BREQ → si el flag $Z=1$, salta u posicions

BRNE → si el flag $Z=0$, salta u posicions

Si ab la instrucció prèvia no afecta als flags, es mantindrà el flag passat. Exemple: fairs operació i després una NOP. el flag no canvia a la NOP.

BRBS → si el registre d'estat, el bit s està activat, saltarà u posicions

BRBS s, u

if $SRREG(s)=1$ then $PC \leftarrow PC + u + 1$

Un breq té el mateix opcode que brbs però amb $s=001 \rightarrow$ el bit k és l'1

BRBC → si el bit s del $SRREG$ està desactivat

BRBC s, u

BRMI → branch if minus → si $N=1$

BRSH → branch if ~~sum~~ or higher **UNSIGNED**

"
BRCC
Es resten els valors i minem el carry
CP → COMPARE sense actualitzar el resultat.

un sub ~~plus~~ ons varia el resultat
minem si $C=0$

BRLO/BRCS → si és lower. el complementary, aquí minem si $C=1$

També

$BRLO \rightarrow$ si $c+z=0$ ja que és estrictament més petit

$BRSH \rightarrow R_d \leq R_r \rightarrow c+z=1$

si R_d és més petit activa el carry

si són iguals s'activa el z

realment no es fa amb aquests dos *. Ja que no es poden accedir a dos 8 llass alhora. s'utilitzen els de la pàgina anterior!

Nowis tenim $BRLO$ i $BRSH$, per tant nosaltres hem de ser les combinacions i girar l'ordre dels registres en funció del que volem ser

SIGNED

$BRGE$ $R_d \geq R_r$ Greater equal

$BRLT$ $R_d < R_r$ less than zero

realment en les operacions aritmètiques lòsiques també actualitzen la 's', tot i que no surti a la taula d'instruccions

El CP també canvia la 's'