

Quan crida calls es guarda la adreça a la pila,
cal anar alerta que a dins de subrutina faci els
mateixos push que pops, sino hi hauran problemes d'adreça
al ser el RET

delay: push r19
push SREG

...

pop SREG

pop r19

↳

delay: push r19
in r19, 0x3F
push r19

...

pop r19


out 0x3F, r19

pop r19

SREG → 0x5F (0x3F)

PUSH només accepta registres
de propòsit general 0-31

Quan per a accedim a SREG
desde in out → 0x3F *



* ~~convien~~ sino és la 0x5F

man python → a terminal

`LDI r3, 2` X

↳ seria 10011 → r19

les immediates només poden accedir a les adreces 16-31

`LDI r19, 3+2` ✓

el compilador utilitza el valor 5, la cau no és la seva instrucció de suma és Add

`LDI r19, 2+r2` X

Faria un 2+2, no lesiria el valor de r2

`const = 3`

`LDI r19, 2+const` ✓

És molt útil per variar programes amb el simple fet de variar una constant

`LDI r19, 3 + 0b00010001` ✓

l'assemblador interpreta binari, hexa, octal i decimal

`LDI r19, 'c'` ✓

la 'c' és un caràcter, que ocupa un byte

`LDI r19, 'c'+2` ✓

or

escriura el codi ASCII de 'N'

`LDI r19, 'c'*2` ✓

multipliar és desplaçar els bits, si que es pot, si passa el límit torna a començar?

de quan és la memòria de programa?

A LA CPU

Per sumar

ADD r3, r5 ✓ Puc utilitzar tots els registres! 0-31

ADD r3, 5 ✓ suma r3 + 5

ADD r3, 45 X

LDI r16, 5 } ✓
ADD r3, r16

Per sumar un r amb una entrada sortida, cal posar-la primer en una R (de 0-31) i després sumarla! (in)

Sumar timer t3

✓ IN r16, TCNT0 → valor del timer 0

Add r3, r16

va's sumant r3 + el valor del timer

Sumar valor posició 3000 + r3

✓ LDI r16, 3000

✓ Add r3, r16

ADIW → suma de 16 bits → necessita 2 clocks

Per restar

SUB r3, r16 ✓ $r3 \rightarrow r3 - r16$

SUBI r16, 0x01 ✓

SUBI r5, 0x01 X

↪ 16 → 31

Per accedir a 1 bit d'un registre

Posar a '1' el bit 5 de r3:

1. MOV r16, r3
ORI r16, 0500100000
MOV r3, r16

~~2. SBI P, 5~~ port entrada/sortida, bit
No ens serveix per un registre de Propòsit General

~~X SBR r3, 5~~ → 0b00000101
↙ poso aquest bits a 1

SBR només accepta registres 16-31

SBI \rightarrow P, bPosa a '1' el bit b del port P
Nomres del registre entrada sortida!CBI \rightarrow P, b

Posa a '0'

Si vull canviar \rightarrow ho puc fer amb una EOR

EOR Rd, Rr

ORI Rd, k

NEG Rr

COM Rd

Imagino PORT B \rightarrow 0000⁵ 0000

vull canviar el bit 5

Vull posar 0 \rightarrow SBI 5, 5

In 5, 5

al r5 hi posa lo del port 5

Vull canviar bit \rightarrow EOR 5, 0b00100000 *

OUT 5, 5

~~una ORI accepta una constant!!~~~~SINO haurien de carregar la constant
a un registre~~* una xoe no accepta constants! primer som un ORI
a un registre i li carreguem el 0b00100000

Quedaria

LDI r16, 0x20

IN 5, 5

EOR 5, r16

OUT 5, 5

0010 0000

37
↑
r15, 5

Puc ser una

In al registre 5,
pero no un LDI

Aca vull canviar el bit 5 d'un registre de propòsit general

r3 → ORI r3, 0b00 10 0000 → No puc fer-ho! ha de ser un
r del 15 al 32
és una operació

hauria de ser

immediata (con Ldi)

LDI r16, 0b00 10 0000
OR r3, r16

si vull posar un 0 → seria una AND → 11011111

Es immediate r16 - r31

SBR Rd, U

crea una mascara u

és el mateix que ORI

si u = 10100101 → posa a 1 els bits en els
que hi ha '1'

CBR Rd, U

TIMER

pag 93

Control logic - determina mode de funcionament

OCR \Rightarrow dos registres de comparació \rightarrow posen coses si el valor del counter es igual a un valor determinat

\rightarrow Mode normal \rightarrow compte de 0 a 255 i quan acaba torna a 0

(?) TCNT \rightarrow pu canviar el limit a on para i torna a zero
(?)

\rightarrow Mode comparador va comptant i quan arriba al limit A torna a començar

Compare output

COM0A1 COM0A0

sortida

0	0	operació normal	OC0B \rightarrow a 0
0	1	canvia el bit	
1	0	quan arriba nivell de comparació es posa a 0 la sortida	
1	1	"	es posa a 1

Práctica 5

comunicació sèrie:

Tenim 2 màquines. Per comunicar-se és necessari enviar bits.

Es pot ser ^{sèrie}
^{paralel} → 8 cables per exemple


Es sona un clock

- En sèrie reduïm cables però necessitem 8 clocks

- Amb 8 cables, pot ser hi ha retards (del tema allargada dels cables) entre els bits.

Ara eliminem el rellotge per tant tenim 2 cables,


GNd i 1 de bits.



1. bit d'índex el programa sap a quina freqüència arriba cada bit és a dir, cada quan canvia el bit. (prèviament hem pactat les velocitats) Sempre que s'envia dades, es posa un 1 al principi per sincronitzar (amb 8 bits no es podria desfermar lo suficient tant com per saltar-ne bits)

PERIFÈRIC

baud rate



Es troba a entrada/sortida

registre de configuració port sèrie (vel a la que es llegeixen o escriuen dades en sèrie) **UBRRn**

XCRn per un rellotge extern

UDRn buffer de transmissió → escribim bit a transmetre, passa per un shift register a velocitat dit pel baud rate

cal esperar a que es transmeti lo del shift register abans de tornar a escriure a **UDRn**

Hi han indicadors per saber si s'ha acabat la transmissió

buffer de recepció

en aquest cas el registre es diu $UDRN$ també

Són dos registres diferents però és la mateixa adreça ~~de programa~~. Comparteix adreça perquè no té sentit llegir el registre de transmissió o escriure en el de recepció.

Accedeixes a un registre o un altre en funció de si llegeixes o escrius.

RxD_n per on entra el bus de dades en sèrie

Al ser una lectura de $UDRN$, aquest es buida. Si abans de llegir, li entro un altre bus.

$UDRN$ és una cua! Puc guardar 2 bytes.

Si entra el tercer bus, malament, en matxaguen un de la cua. cal anar llegint $UDRN$ per buidar-la.

sempre es troba a la rutina Rx fins que arriba algo
quan arriba surt i entra a Tx i el transmet.

PRÀCTICA 6

interrupcions → és com una subrutina, però, quan es crida?

Ho fa el hard per si mateix (els perifèrics) no el loop.
 és un codi que s'executa quan es produeixin certes situacions del hard.

Exemple ex → ha d'anar seguint si un bit està activat, sent-ho seguint, si està activat → corregeix valor

registre d'estat → flag de les interrupcions global → si està a 1 → s'activen totes, llavors a cada perifèric hem d'activar, guinos volem
~~part, hi ha interrupcions per cada perifèric.~~

PET SÈRIE → Interrupcions:

1 recepció: 2 de transmissió

Per què vull rutine d'interrupció de transmissió?

per avisar quan podem tornar a transmetre

- Avise quan un bit està buit
- Avise quan s'ha acabat d'enviar

totes les rutines d'interrupció s'activen i s'executen, no es manté

mentre s'executa la rutina d'interrupció. ~~paralelment~~ es poden tornar a activar els flag.