

UNIVERSIDADE FEDERAL DE ALAGOAS – UFAL INSTITUTO DE COMPUTAÇÃO - IC

Disciplina: ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES

Curso: Engenharia e Ciência da computação

Docente: Erick de Andrade Barboza Turma: M Ano: 2016 - 2° Semestre

Prova Módulo 3

- 1) (2 pontos) Considere referências aos seguintes endereços de memória: 1, 4, 8, 5, 20, 11, 4, 43, 5, 6, 9, 14, 1, 8, 11, 22 e 6. Considere ainda uma cache de 8 blocos com 1 palavra, com as configurações descritas abaixo.
 - a) mapeamento direto 15 faltas
 - b) two-way set associativa, 15 faltas
 - c) completamente associativa. 14 faltas

Veja passo-a-passo neste link.


Considere que a cache está inicialmente vazia e quando necessário use como política de substituição o algoritmo LRU. Calcule o número de faltas e mostre o estado final da cache. Faça um comparativo entre os resultados.

Devido à ordem dos acessos à memória, não houve nenhum ganho ao transformar a associatividade por mapeamento direto para associativa por conjunto, e o ganho no caso completamente associativa foi de apenas 1 falta. Esse cenário mostra que mudar a técnica de associatividade nem sempre significam uma melhora no *miss rate*, pois essa melhora é extremamente dependente da ordem dos acessos à memória.

- **2)** (2 pontos) Quanto aos conceitos relativos à memória cache, responda as assertivas abaixo com V ou F, justificando o motivo das assertivas estarem falsas.
 - a) Nas caches do tipo write through cache e memória são atualizadas simultaneamente após uma escrita
 (V)
 - b) As caches do tipo write back possuem um pior desempenho pois realizam mais acessos à memória principal (F) Justamente o contrário, pois esse tipo de cache só acessa a memória quando o dado modificado precisa ser retirado da cache.
 - c) Em multiprocessadores, caches do tipo write update invalidam todas as cópias das outras caches após uma escrita (F) Caches do tipo write invalidate que operam desta forma.
 - d) No protocolo de coerência Snooping, cada cache é responsável por monitorar leituras/escritas no barramento (V)
 - e) Maior parte do custo de uma hierarquia de memória é da memória de nível mais alto (F) Apesar de ter o menor preço por GB, as memórias de mais baixo nível possuem uma grande quantidade de GB e portanto uma maior preço.
 - 3) (2 pontos) Quanto aos conceitos relativos à memória virtual, responda as assertivas abaixo com V ou F, justificando o motivo das assertivas estarem falsas.
 - a) A capacidade de endereçamento da memória virtual nunca é menor do que a da memória física (principal) (V)
 - b) Paginação e segmentação são duas técnicas de gerenciamento de memória, sendo que a primeira permite que espaço de endereçamento de processo seja contíguo, e a segunda não (F



-) Ambas permitem espaço não contíguo, a diferença é que a paginação divide o dado em páginas de tamanho fixo, e a segmentação em segmentos de tamanho variável.
- c) A tradução do endereço virtual é feita pela tabela de página/segmentos que pode estar no memória principal ou em um hardware específico de sigla MMU (V)
- d) É possível ter um hit na cache, um miss no TLB e um hit na tabela de páginas. Isso acontece quando o TLB está desatualizado (V)
- e) O Page Fault é similar ao Cache Miss e significa que uma página não está na memória principal. Quando este evento ocorre o S.O. é o responsável por carregar a nova página da memória secundária para a principal (V)
- **4)** (2 pontos) Quanto aos conceitos relativos ao RAID, responda as assertivas abaixo com V ou F, iustificando o motivo das assertivas estarem falsas.
 - a) RAID é muito utilizado em servidores pois dependabilidade é essencial neste tipo de computador
 (V)
 - b) O número mínimo de discos requeridos pelo RAID 1 é três (F) RAID 1 é N+N, portanto o mínimo de discos é dois (N=1).
 - c) RAID 3, 4 e 5 utilizam paridade para proteção de dados (V)
 - d) A escrita no RAID 4 requer a leitura em todos os discos (F) Raid 4 utiliza paridade por bloco, portanto a escrita de um novo bloco requer apenas a leitura no disco que contém o bloco e no disco de paridade.
 - e) A técnicas de *striping* permite um melhor desempenho na utilização de RAID, pois permite que múltiplos blocos possam ser acessados em paralelo (**V**)
- 5) (1 ponto) Considere o diagrama de comunicação abaixo e assinale a alternativa correta:



- a) O diagrama acima representa um barramento síncrono, tal barramento pode operar em altas velocidades e envolve muito menos lógica;
- b) O diagrama acima representa um barramento assíncrono, tal barramento impõe que todos os dispositivos operem com o mesmo ciclo de clock;
- c) O diagrama acima representa um barramento síncrono, tal barramento pode ser longo por não possuir problema com sincronização
- d) O diagrama acima representa um barramento assíncrono, tal barramento acomoda grande variedade de dispositivos com diferentes velocidades;
- e) Não é possível pelo diagrama acima definir qual o tipo do barramento.