#### 38 quai de France F-38000. Grenoble

## Bruno Ferres

# Maître de Conférences en Informatique ☐ bruno.ferres@univ-grenoble-alpes.fr Docteur en Nano-Électronique

**□** +33 6 32 97 05 35 www.ferres.me né le 01/02/1996 à Nîmes

#### Formations

2018–2022 **Doctorat**, *Université Grenoble Alpes*, TIMA, Grenoble

Thèse de doctorat préparée au laboratoire TIMA, au sein de l'Université Grenoble Alpes : « Utilisation de langages de construction matérielle pour une exploration flexible des espaces de conception sur FPGA », soutenue le 23/03/2022.

Encadrants : Frédéric Rousseau et Olivier Muller

Jury: Virginie Fresse (rapporteur), Pierre-Henri Horrein, Christophe Jego, Régis Leveugle, **Sébastien Pillement** (rapporteur et président)

2017-2018 Master, Université Grenoble Alpes, Grenoble, Cyber Sécurité

2ème de promotion, mention Bien.

Sujet du Projet de Fin d'Étude (PFE) :

Sécurisation d'une application de eCommerce pour un grand compte. Edifixio, Grenoble Encadrant : Philippe Perrin, chef de projet technique Java J2EE, Edifixio.

2015–2018 Diplôme d'Ingénieur, Grenoble INP - Ensimag, Grenoble, Spécialité Systèmes et Logiciels Embarqués Mention Bien.

2013–2015 La Prépa des INP, Grenoble INP, site de Valence, Valence, 2ème de promotion Spécialisation en mathématiques, informatique et électronique numérique.

2013 Baccalauréat Scientifique, Lycée Geneviève de Gaulle Anthonioz, Milhaud, Gard, Spécialité *mathématiques* Mention Très Bien, avec les félicitations du jury.

### Domaines de recherche

Conception langages de construction matérielle, exploration d'espaces de conception, architec-

numérique tures reconfigurables (FPGA)

Vérification analyse statique, SMT solvers, model-checking, Electrical Rule Checking

Compilation architecture RISC-V, sécurité

## Expériences professionnelles

Expérience de recherche

2023- Maître de Conférences, VERIMAG/UGA, Grenoble Génération de code sécurisé, vérification de propriétés électriques

2022–2023 Chercheur post-doctorant (CDD), Laboratoire d'Informatique du Pa-1 an et 6 mois RALLÉLISME, Lyon, CNRS - Inria - ENS Lyon - UCBL, en partenariat avec Aniah Méthodes formelles pour la vérification de propriétés électriques de circuits intégrés. Mots-clefs: analyse statique, SMT solvers, circuits intégrés, vérification, Electrical Rule Checking, model-checking.

2018–2022 Doctorant (CDD), TIMA, Grenoble, CNRS - UGA - Grenoble INP

3 ans et 6 mois Utilisation de langages de construction matérielle pour une exploration flexible des espaces de conception sur FPGA.

<u>Mots-clefs</u>: Field-Programmable Gate Array (FPGA), conception numérique, exploration d'espaces de conception, langages de construction matérielle, Chisel.

Expérience d'enseignement

Total: 206 heures équivalent TD

2023- **Maître de Conférences**, VERIMAG/UGA, Grenoble Architectures logicielles et matérielles, sécurité matérielle

2022-2023 Enseignant vacataire, ENS DE LYON

1 an 26 heures d'enseignement en programmation en langage C pour préparer les épreuves pratiques de l'agrégation d'informatique.

2018-2021 Enseignant vacataire, Grenoble-INP Ensimag & Polytech Grenoble

3 ans 184 heures (équivalent TD) d'enseignement dans les domaines de la conception numérique et de la programmation bas-niveau (langages C et assembleur).

## Compétences techniques

Langages C, python, OCaml, Java, Scala, Ada, assembleur (MIPS, RISC-V), bash, SQL

Matériel Architecture des ordinateurs, VHDL, (System) Verilog, Chisel, FIRRTL, Vivado

Systèmes Linux, Windows

Outils Git, SVN, LATEX, ssh

## Publications scientifiques

- [Fer+23] Bruno FERRES, Oussama OULKAID, Ludovic HENRIO, Mehdi KHOSRAVIAN G., Matthieu MOY, Gabriel RADANNE et Pascal RAYMOND. "Electrical Rule Checking of Integrated Circuits using Satisfiability Modulo Theory". In: Design, Automation & Test in Europe Conference & Exhibition (DATE), 2023. Short paper (2 pages) and poster. IEEE, 2023. URL: https://hal.science/hal-04007446v1.
- [FMR20] Bruno Ferres, Olivier Muller et Frédéric Rousseau. "Chisel Usecase: Designing General Matrix Multiply for FPGA". In: Applied Reconfigurable Computing. Architectures, Tools, and Applications. Springer International Publishing, 2020, p. 61-72. URL: https://hal.science/hal-03082750/.
- [FMR21b] Bruno Ferres, Olivier Muller et Frédéric Rousseau. "Integrating Quick Resource Estimators in Hardware Construction Framework for Design Space Exploration". In: International Workshop on Rapid System Prototyping. IEEE. 2021, p. 64-70. URL: https://hal.science/hal-03724027/.
- [FMR23] Bruno FERRES, Olivier MULLER et Frédéric ROUSSEAU. "A Chisel Framework for Flexible Design Space Exploration through a Functional Approach". 32 pages. Accepté à la publication à ACM TODAES le 23 mars 2023. 2023. URL: https://arxiv.org/pdf/2302.12702.pdf.

#### Thèse de doctorat

[Fer22] Bruno FERRES. "Leveraging Hardware Construction Languages for Flexible Design Space Exploration on FPGA". Thèse de doct. Université Grenoble Alpes, 2022. URL: https://theses.hal.science/tel-03709710.