第一章 P11

1.2.(1)计算机硬件是由运算器、控制器、存储器、输入设备、输出设备组成。

(2)运算器负责算术运算和逻辑运算。

控制器指挥计算机所有部件有序工作、发出控制指令。

存储器分为内存和外存。

内存：临时存放CPU正在处理的数据与程序，读写数据快，断电数据全部丢失。

外存：包括硬盘、U盘、光盘。长期保存文件、软件、断电不会丢失数据，速度比内存慢。

输入设备：向电脑送入信息。例：键盘等。

输出设备：把处理结果展现出来。例：显示器、打印机、音箱

(3) 通过输入设备把程序和数据送入内存。

CPU从内存读取数据，在运算器中完成计算，控制器全程调度。

运算结果先放回内存。

一部分结果送到输出设备显示、打印。

需要长期保存的数据，再写入硬盘等外存。

1.3.计算机系统自底向上分为五层：硬件层、操作系统层、系统软件层、用户层。

(2)硬件是物理基础，仅识别二进制指令。

操作系统管理硬件资源，软硬件中间层。

系统软件用于程序开发、系统维护。

应用软件面向用户实现各类业务功能

用户层发起操作需求。

层次间上层调用下层，下层为上层提供服务，逐层屏蔽底层细节。

下层是上层运行的基础。

1.5 小计算机电子发展阶段

第1代（1946-1957）电子真空计算机：核心元件电子管，体积大，功耗高。

第2代（1958-1964）晶体管计算机：采用晶体管，体积、功耗大幅缩小。

第3代（1965-1970）中小规模集成电路计算机：集成电路集成数十至上百晶体。

第4代（1971至今）大规模/超大规模集成电路计算机：芯片集成百万以上晶体管。

第5代：人工智能、量子计算机（尚处研发阶段）

(2) 目前广泛应用的计算机主要采用第4代超大规模集成电路技术。

1.7 硬件方面：以大型机为主，体积庞大、功耗高、造价昂贵，运算依靠电子管、晶体管、早期集成电路；运算储存资源有限。

使用模式：采用分时批处理，一台主机搭配多台无计算能力的终端，多用户共享同一台主机硬件资源。

软件层面：专用操作系统，无图形界面，仅支持机器语言、汇编、早期高级语言；软件通用性差。

适用场景：政府、科研院所、大型企业使用，普通个人无法拥有；侧重科学计算、数据批处理。

资源管控：硬件资源集中统一管理，终端仅负责输入输出，所有计算、存储任务全部由主机完成。


1.8 硬件技术实现：超大规模集成电路成熟，微机问世，
设备体积变小、性能变强、价格大幅降低。
软件简单易用：图形操作系统、各类办公、娱乐软件不断丰富，
降低操作门槛，无需专业编程知识。
应用场景拓宽：办公、工业、教育、生活娱乐、金融各行业都需要
数据处理，市场需求旺盛。
互联网发展赋能：网络普及，计算机实现信息交互，线上业
务，实现价值大幅提升。
工业化量产：完整产业链形成，大规模生产进一步压缩成
本，个人、中小企业均可负担。

1.9. 由运算器、控制器、存储器、输入输出设备五部分组成；
数据和指令均采用二进制；
存储程序：程序与数据存于内存，自动执行；
指令包含操作码和地址码；
以运算器为中心。

第二章 P30.

2.6 为了在输出线上得到某个寄存器的内容，无论使用三态门还是使用四选一，都要求开门信号在约定的时间范围内稳定不变，且保证只选出所需寄存器的数据。对于三态门，必须保证任何时候各开门信号不能有任何两个或两个以上同时有效，以防三态门损坏。

2.7 输出端波形如下：



第三章

3.25. (1) 1

(2) 0.

3.26. (1) 校验位数为 6.

(2) 校验位位置.

共 k+r = 16+6 = 22 位，设为 H_{21}～H_0；数据 16 位，设为 D_{16}～D_1；校验 6 位，设为 P_6～P_1，则安排如下：

H	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1
P	6					5						4						3			2	1
D		16	15	14	13	12		11	10	9	8	7	6	5		4	3	2		1		

3.27 参见图 3.11 和说明校验段落，其编码方法和分析见书中对该图说明。该方案具有 1 位检错和纠错能力。8 位信息码 01101101 依顺序表示为 $D_8, D_7, \cdots, D_1$，校验码为 P_1、P_2、P_3、P_4。其中：

$P_1 = D_1 \oplus D_2 \oplus D_4 \oplus D_5 \oplus D_7 = 1+0+1+0+1 = 1$

$P_2 = D_1 \oplus D_3 \oplus D_4 \oplus D_6 \oplus D_7 = 1+1+1+1+1 = 1$

$P_3 = D_2 \oplus D_3 \oplus D_4 \oplus D_8 = 0+1+1+0 = 0$

$P_3 = D_5 \oplus D_6 \oplus D_7 \oplus D_8 = 0+1+1+0 = 0$

说明码 H_{12}～$H_1 = D_8 D_7 D_6 D_5 P_4 D_4 D_3 D_2 P_3 D_1 P_2 P_1$

$= 011001100111$

3.28 (1) 码距为 4，能纠正 1 位错，或最多发现 3 位错和奇数个错。出现数据 00011111，应纠正为 00001111。当已知出错位时，取其反码即可纠错。

(2) 码距为 2，能发现 1 位错，不能纠错。

3.29 (1) 无符号数能表示的数为 0000 ~ 1111 共 16 个。

(2) 用原码能表示 15 个数，因为 0000 和 1000 均为零值。

用补码能表示 16 个数，因为仅是 0000 为零值。

用反码能表示 15 个数，因为 0000 和 1111 均为零值。

3.30. 对于同一阶码，M 位尾数能表示的个数为 2^M 个，当基数为 2 时，能表示的规格化数为 $2^M \times \frac{1}{2} = 2^{M-1}$。阶码的个数为 2^P，所以能表示的全部规格化浮点数为 $2^P \times 2^{M-1}$ 个，当基数为 8 时，能表示的浮点数 $= 2^P \times 2^M \times \frac{7}{8}$。

第三章 P67

3.9 (1) 最大正数 01…1，即 $(2^{15}-1)_{10}$

最小负数 11…1，即 $-(2^{15}-1)_{10}$

(2) 最大正数 0.1…1，即 $(1-2^{-15})_{10}$

最小负数 1.1…1，即 $-(1-2^{-15})_{10}$

(3) 最大浮点数 $2^{31}\times(1-2^{-9})$

最小浮点数 $-2^{31}\times(1-2^{-9})$

绝对值最小的浮点数 $2^{-31}\times 2^{-1}=2^{-32}$（尾数为规格化数）

十进制有效数字位数小于3（二进制9位）。

3.10

	正规格化	非规格化
最大正数	$(1-2^{-8})\times 2^{63}$	$(1-2^{-8})\times 2^{63}$
非零最小正数	2^{-63}	2^{-72}
绝对值最大负数	-2^{63}	-2^{63}
绝对值最小负数	$-(2^{-1}+2^{-8})\times 2^{-64}$	-2^{-72}

采用移码上述各值无变化。但考虑到下溢处理，阶为-64按下溢处理成机器零。规格化和非规格化的最小非零正数为 2^{-64} 和 2^{-71}，规格化和非规格化的绝对值最小负数分别为 $-(2^{-1}+2^{-8})\times 2^{-63}$ 和 -2^{-71}。

3.11 $10^3\doteq 2^{10}$ 所以 $10^{38}\doteq 2^{127}$，阶码取8位（含符号位）采用移码。尾数 $2^{83}<10^7<2^{24}$，尾数取24位，加1位符号位。浮点数格式如下：

1位	8位	24位
数符	阶码	尾数

3.12 10110110, 00011001, 01110111, 10001101.

3.17 $[X\cdot Y]_{原} = 1.1000111$ $X\cdot Y = -0.1000111$

3.18 $[X\cdot Y]_{补} = 1.1100010$ $X\cdot Y = -0.0011100$

3.21 (1) $[E_{x+y}]_{补} = 0001$ $[M_{x+y}]_{补} = 0.1100$
(2) $[E_{x\cdot y}]_{移} = 0111$ $[M_{x\cdot y}]_{原} = 0.1011$
(3) $[E_{x/y}]_{移} = 1011$ $[M_{x/y}]_{原} = 0.1001$

3.22 小浮点加减溢出：仅同号两大数相加时上溢，异号大数相加、大数减小数不会溢出；极小值运算可能下溢。
(2) 浮点乘法溢出：两个大数相乘→上溢；两个极小数相乘→下溢。
(3) 浮点除法溢出：大数÷极小数→上溢；极小数÷大数→下溢；除零直接无穷溢出。


3.23 (1) $D \xrightarrow{S}$ 二选 $\xrightarrow{CPA} A \xrightarrow{A\to\Sigma}$ Σ加法器 $\xrightarrow{CPB} B$。箭头→表示传送，箭头旁的符号表示实现动作所需要的控制信号（下同）

(2) $\left.\begin{matrix} A \xrightarrow{A\to\Sigma} \Sigma\text{加法器} \\ B \xrightarrow{B\to\Sigma} \Sigma\text{加法器} \end{matrix}\right\} \xrightarrow{S}$ 二选 $\xrightarrow{CPA} A$，$\xrightarrow{CPB} B$

(3) A+B→B的执行时间 = (A→Σ或B→Σ)门延迟 + Σ加法器完成加法运算的时间 + B寄存器翻转时间。
前面两项为A+B的执行时间。
A+B→A的执行时间 = A+B的执行时间 + "二选一"门延迟时间 + A寄存器翻转时间。

(4) 结果不对。

3.24 实现串行加法四运算逻辑图如下。



已知相加两数已存放在A、B两个寄存器中，A、B有移位功能，Σ为一位全加器，C保留进位信号，其初值为0。CLK为时钟，每一节拍完成两工作为：A、B最低位送Σ，与上一次进位相加。本次运算的结果(和)送A寄存器最高位，进位送触发器C，同时A、B右移一位，另外再设计一个计数器，初始值为n，在CLK作用下，减1，当计数器为0时，加法运算结束。在A寄存器中得两数之和，最后检查C，若C=1，表示相加两数溢出。

第5章 指令系统

5.1 操作码4位(双操作数指令)

单操作数指令最多为 $(2^4-1024)\times 2^6-L/2^6$(取整数)

5.2 直接编址存储地址为23DFH,相对编址转移地址为2B3FH。

5.4 C. (1). (4). (5). (6)

5.9 A②, B③, C⑧, D①, E④, F⑤, G⑥, 其中E.F.G可以互相换。当PC也作为寄存器时,相对寻址方式成立。

5.11 (1) CISC指令多、长短不一、寻址多、可内存运算;RISC指令少、定长、仅load/store访存。

(2) CISC微程序、多周期;RISC硬布线、单周期、流水线友好。

(3) CISC寄存器少;RISC大量通用寄存器。

第6章 CPU

6.1 (1) a: 数据缓冲寄存器 DR; b: 指令寄存器 IR;
c: 主存地址寄存器 AR; d: 程序计数器 PC.
(2) M → IR → 微操作信号发生器.
(3) 读 M → DR → ALU → AC; 写: AC → DR → M.

6.2 除读取指之外, 各微指令编码如下(未列出下址部分, 取指为第(1)条微指令):

JMP (2) 0101, 0001, 0100, 1000, 0010, 0XX

LOAD (2) 0001, 0001, 0100, 1000, 0010, 0XX
(3) 0000, 0100, 0000, 0000, 0001, 110
(4) 0000, 0000, 1001, 1000, 1000, 0XX

STORE (2) 0001, 0001, 0100, 1000, 0010, 0XX
(3) 0000, 0000, 1010, 1000, 0100, 0XX
(4) 0000, 0010, 0000, 0000, 0001, 111

注 X 表示可为任意值, 当 ADS=0 时, 微指令最右两位不起作用.


6.4 A④, B③, C④, D②, E①, F②, G①

6.5 以下是可采用的方案之一.

直接控制 a c d q	译码 01-e 10-f 11-h	译码 01-b 10-i 11-j
X X X X	X X	X X
4位	2位	2位

6.6 判断测试字段4位，下地址字段9位。微操指令操作控制字段 48-4-9=35位。

6.7



6.12 (1) 4MIPS. (2) 2.67MIPS.

6.13 A①, B①, C④

6.14 A③, B②

6.15 (1) 阻塞因素3个：数据相关；控制相关(分支跳转)；结构相关(资源争抢)。


(2) 化解措施2个：数据相关采用旁路(转发)技术；
控制相关采用硬件分支预测。

6.17 由 reset 信号设置 PC 的初始值。

第四章 主存储器


4.1 ROM区经常在放操作系统中需要频繁使用，尤其是停电后不允许丢失的一部分程序或数据。也可能是启动机器用的操作系统引导程序，将存放在辅存中的操作系统（部分）调到主存中，以达到正常启动机器运行的目的。

4.4 R/W命令应往后延，写时地址不允许变化。



4.5 (1) 128片 (2) ≤15.6μs.

4.6



4.7 DRAM需刷新，SRAM则不需要。

第7章存储系统.

7.3 有cache：平均存储时间

$= [10ns \times 0.98 + (10+100) \times 0.02] + [10ns \times 0.95 + (10+100) \times 0.05) \times 1/5]$

$= (9.8+2.2) + (4.5+5.5)/5 = 15ns$

无cache：平均存储时间 $= 100 \times 1 + 100 \times 1/5 = 120ns$

7.5 (1) 主存地址21位.

主存高位地址(区号)	组号	块号	块内地址	字节
7	7	2	3	2

组号为cache地址，区号+块号为cache的标记.

(2) $10/11 = 91\%$ (命中率)

$11 \times 5 / (10 \times 1 + 1 \times 5) = 55/15 = 3.67$倍.

7.6. (1) 0 (2) 15ns

7.7 (1) cache地址11位，主存地址18位，4路组相联。

(2) 区号7位，组号4位，块号2位，块内地址5位。

7.10. 虚拟地址30位，物理地址22位；虚拟地址：

页表长度 2^{18}。

7.12. (1) 主存为3页面时的调页情况如下表所示：

页面请求		3	4	2	6	4	3	7	4	3	6	3	4	8	4	6
LRU	③	3	3	3	4	2	6	4	3	7	4	4	6	3	3	8
	②	1	4	4	2	6	4	3	7	4	3	6	3	4	8	4
	①	1	1	2	6	4	3	7	4	3	6	3	4	8	4	6
	命中	×	×	×	×	√	×	×	√	√	×	√	√	×	√	×
FIFO	③	3	3	3	4	4	2	6	3	3	7	4	4	6	3	8
	②	1	4	4	2	2	6	3	7	7	4	6	6	3	8	4
	①	1	1	2	6	6	3	7	4	4	6	3	3	8	4	6
	命中	×	×	×	×	√	×	×	√	√	×	√	√	×	×	×

采用LRU算法的命中率为6÷15=40%，采用FIFO算法的命中率为3÷15=20%。

(2) 主存页面为4时的调页情况如下表所示：

页面请求		3	4	2	6	4	3	7	4	3	6	3	4	8	4	6
LRU	④	3	3	3	3	3	2	6	6	6	7	7	7	6	6	3
	③	1	4	4	4	2	6	4	3	7	4	4	6	3	3	8
	②	1	1	2	2	6	4	3	7	4	3	6	3	4	8	4
	①	1	1	1	6	4	3	7	4	3	6	3	4	8	4	6
	命中	×	×	×	×	√	√	×	√	√	√	√	√	×	√	√
FIFO	④	3	3	3	3	3	3	4	4	2	2	6	6	7	7	3
	③	1	4	4	4	4	4	2	2	6	6	7	7	3	3	4
	②	1	1	2	2	2	2	6	6	7	7	3	3	4	4	8
	①	1	1	1	6	6	6	7	7	3	3	4	4	8	8	6
	命中	×	×	×	×	√	√	×	√	×	√	√	×	×	√	×

采用LRU算法的命中率为9÷15=60%，采用FIFO算法的命中率为6÷15=40%。

7.12.

以上得出的命中率是访存没有页面时的命中率，根据局部性原理，在某页调入主存后，一般CPU会访问该页很多次（多次都命中），所以CPU访问主存的命中率会大大超过上述的数据。

第10章 IO系统

10.1 (1) A ②和③，B ③，C ①

(2) A ①，B ③，C ②，D ④，E ①，F ②，G ②

(3) A ⑤，B ④。

10.2

(1) 设备选择电路：识别CPU是否访问本设备。

(2) 数据缓冲寄存器：缓存主机外设传输数据，匹配速度。

(3) 状态寄存器：记录设备忙、就绪、故障状态。

(4) 中断请求触发器：外设就绪后发出中断申请。

(5) 中断屏蔽触发器：控制中断请求能否送出。

(6) 中断向量逻辑：提供中断服务程序入口地址。

(7) 控制逻辑：协调接口全部时序与读写操作。

10.3

(1) 中断处理过程

外设发出中断请求；CPU判优，指令结束后响应中断，保存断点，转入中断服务程序；保护现场，处理中断事务；恢复现场，中断返回。

(2) 硬件完成

中断请求检测、优先级别仲裁、自动保存PC/PSW。读取中断向量、返回时恢复断点。

(3) 软件完成

保护通用寄存器、外设事务处理、恢复通用寄存器、开/关中断、执行中断返回指令。

10.4

(1) 非流水CPU在为时正在执行的指令完成后立即响应中断。

(2) 流水线CPU中断发生时多条指令并行，要冲刷流水线，保存多级流水状态，硬件逻辑更复杂。

10.5

作用：当处理某级中断时，屏蔽本级和更低级的中断，改变中断源的优先级。

能实现10.4处理过程的中断级屏蔽位有好几种，现列出一种，如下表所示。

中断处理程序级别	中断级别屏蔽位			
	1级	2级	3级	4级
第1级	1	1	1	1
第2级	0	1	1	1
第3级	0	0	1	1
第4级	0	0	0	1

10.7

不可。请求中断的周期可为5ms，而处理一次中断要用40ms，因此会丢失数据。

10.9

(1) 设备选择电路：判定CPU访问是否为本DMA设备。

(2) 数据缓冲寄存器DR：暂存主机与外设传输数据，匹配速度。

(3) 地址寄存器AR：存放内存读写起始地址，传输时自动增量。

(4) 字计数器WC：记录待传输数据总量，每传一字自动减1，计数到0结束DMA。

(5) DMA请求触发器：外设准备好后发出DMA传送请求。

(6) 中断逻辑：全部数据传输完成后，向CPU发中断告知传输结束。

(7) 控制逻辑：产生总线请求，总线应答信号，控制DMA读写时序。

10.13.

(3) 正确.

10.14.

(1) 中断响应程度

DMA：面向磁盘等高速外设，数据极易丢失，急迫度高。

程序中断：低速外设，数据丢失风险低，急迫度低。

(2) CPU响应时间.

DMA：无需等待指令执行完毕，总线空闲即可抢占总线，响应快。

程序中断：必须等当前整条指令执行结束才响应，响应慢。

(3) 接口控制电路

DMA：结构复杂，含地址寄存器、字数计数器、总线仲裁逻辑。

程序中断：电路简单，仅配置中断请求、屏蔽、状态相关逻辑。