计算机组成原理CPU设计实验方法探讨

一、CPU设计方法

二、CPU测试方法

计算机组成原理CPU设计实验方法探讨

一、CPU设计方法

- CPU数据通路设计
- CPU控制器设计

1、数据通路设计

（1）根据指令的功能，确定每条指令在执行过程中所用到的部件（包括取指）；

（2）根据该指令所用的部件，用表格列出，并在表格中填入每个部件的数据输入来源；

计算机组成原理CPU设计实验方法探讨

（3）根据表格所涉及部件和部件的数据输入来源，画出每条指令的数据通路；

（4）最后将所有指令数据通路合成一个总的数据通路。

计算机组成原理CPU设计实验方法探讨

单周期组合逻辑控制器设计举例


设计一台基于MIPS指令架构的单周期CPU，共有8条指令。

序号	指令	指令功能	备注
1	Addu rd,rs,rt	rd←rs+rt	寄存器加，R类指令
2	Subu rd,rs,rt	rd←rs-rt	寄存器减，R类指令
3	Ori rt,rs,immediate	rt←rs ∨ ext_imm16	立即数或，I类指令
4	Sll rd,rt,sa	rd←rt||0^s	左移，R类指令
5	Beq rs,rt,offset	rs=rt， PC←NPC+Sign_ext(offset||0^2)； rs≠rt， PC←NPC(PC+4)	条件转移，I类指令
6	J target	PC←PC_{31-28}||instr_index||0^2	无条件转移，J类指令
7	Lw rt,offset(base)	rt←[base+Sign_ext_offset]	取数，I类指令
8	Sw rt,offset(base)	[base+Sign_ext_offset]←rt	存数，I类指令

计算机组成原理CPU设计实验方法探讨


1. Addu rd,rs,rt ;

rd←rs+rt,PC←NPC(PC+4)



2. Subu rd,rs,rt ;


rd←rs-rt,PC←NPC(PC+4)



计算机组成原理CPU设计实验方法探讨


3. Ori rt,rs,immediate ;

rt←rs ∨ext_imm16, PC←NPC(PC+4)



4. Sll rd,rt,sa ;

rd←rt||0s,PC←NPC(PC+4)




计算机组成原理CPU设计实验方法探讨

5. Beq rs,rt,offset ;


rs=rt,PC←NPC+Sign_ext(offset||0^2);

rs≠rt, PC←NPC(PC+4)



6. J target ;


PC←PC31-28||instr_index||02 , PC←NPC(PC+4)



计算机组成原理CPU设计实验方法探讨


7. Lw rt,offset(base) ;

rt←[base+Sign_ext_offset],PC←NPC(PC+4)



8. Sw rt,offset(base) ;

[base+Sign_ext_offset]←rt,PC←NPC(PC+4)



计算机组成原理CPU设计实验方法探讨

1. CPU数据通路设计

根据指令的功能，确定每条指令在执行过程中所用到的部件（包括取指）

列出部件关系表

（1）Addu rd,rs,rt ； rd←rs+rt,PC←NPC(PC+4)

- 完成 Addu指令功能所需的操作： IMEM←PC（取指令）、Rd←Rs+Rt（执行指令）、PC←NPC（NPC的功能完成PC+4 增值）

计算机组成原理CPU设计实验方法探讨


- 根据上面Addu指令的操作，确定完成操作所需部件：

  程序计数器PC、NPC（完成PC+4 增值）、指令存储器IMEM、寄存器堆（RegFile）、运算器ALU

指令	PC	NPC	IMEM	Regfile	ALU	
				Rd	A	B
Addu						

计算机组成原理CPU设计实验方法探讨

指令	PC	NPC	IMEM	Regfile	ALU	
				Rd	A	B
Addu	NPC	PC	PC	ALU	Rs	Rt




计算机组成原理CPU设计实验方法探讨

（2）Subu rd,rs,rt ； rd←rs-rt,PC←NPC(PC+4)

- 完成 Subu指令功能所需的操作： IMEM←PC（取指令）、Rd←Rs-Rt（执行指令） 、PC←NPC（NPC的功能完成PC+4 增值）
- 根据上面Subu指令的操作，确定完成操作所需部件：程序计数器PC、NPC（完成PC+4 增值）、指令存储器IMEM、寄存器堆（RegFile）、运算器ALU

计算机组成原理CPU设计实验方法探讨

	PC	NPC	IMEM	RegFile	ALU			
				Rd	A	B		
Addu	NPC	PC	PC	ALU	Rs	Rt		
Subu	NPC	PC	PC	ALU	Rs	Rt		



计算机组成原理CPU设计实验方法探讨


（3）Ori rt,rs,imm16 ；rt←rs ∨ext.imm16, PC←NPC(PC+4)

- 完成 Ori指令功能所需的操作： IMEM←PC（取指令）、Rd←Rs ∨ext.imm16 （执行指令）、PC←NPC（NPC的功能完成PC+4 增值）
- 根据上面Ori指令的操作，确定完成操作所需部件：程序计数器PC、NPC（完成PC+4 增值）、指令存储器IMEM、寄存器堆（RegFile）、运算器ALU、扩展器Ext16（16位扩展到32位）

计算机组成原理CPU设计实验方法探讨

	PC	NPC	IMEM	RegFile	ALU		Ext16	
				Rd	A	B		
Addu	N							
Subu	N							
Ori	NPC	PC	PC	ALU	Rs	Ext16	imm16	

31 26	25 21	20 16	15 0
Ori(001101)	rs	rt	imm16



计算机组成原理CPU设计实验方法探讨

（4）Sll rd,rt,sa ；rd←rt左移sa位,PC←NPC(PC+4)


- 完成 Sll指令功能所需的操作： IMEM←PC（取指令）、Rd←Rt左移sa位（执行指令） 、PC←NPC（NPC的功能完成PC+4 增值）
- 根据上面Sll指令的操作，确定完成操作所需部件：

  程序计数器PC、NPC（完成PC+4 增值）、指令存储器IMEM、寄存器堆（RegFile）、运算器ALU、扩展器Ext5（5位扩展到32位）

计算机组成原理CPU设计实验方法探讨

	PC	NPC	IMEM	RegFile	ALU		Ext16	Ext5
				Rd	A	B		
Addu	NPC	PC	PC	ALU	Rs	Rt		
Subu	N							
Ori	N							
Sll	NPC	PC	PC	ALU	Ext5	Rt		sa

31 26	25 21	20 16	15 11	10 6	5 0
Sll(000000)	00000	rt	rd	sa	000000



计算机组成原理CPU设计实验方法探讨

（5）Beq rs,rt,offset ；

rs=rt,PC←NPC+Sign_ext(offset||0^2)否则PC←NPC(PC+4)

- 完成 Beq指令功能所需的操作： IMEM←PC（取指令）、rs=rt,PC←NPC+Sign_ext(offset||0^2) （满足条件执行指令），否则PC←NPC（NPC的功能完成PC+4 增值）
- 根据上面Beq指令的操作，确定完成操作所需部件：

程序计数器PC、NPC（完成PC+4 增值）、


指令存储器IMEM、寄存器堆（RegFile）、

运算器ALU、符号扩展器Ext18（18位符号扩展到32位）

加法器ADD（转移地址计算）

	PC	NPC	IMEM	RegFile	ALU		Ext16	Ext5	Ext18	ADD	
				Rd	A	B				A	B
Addu	NPC	PC	PC	ALU	Rs	Rt					
Subu	NPC										
Ori	NPC										
Sll	NPC	PC	PC	ALU	Ext5	Rt		sa			
Beq	ADD	PC	PC		Rs	Rt			0ffset	Ext18	NPC

31 26	25 21	20 16	15 0
Beq(000100)	rs	rt	offset



计算机组成原理CPU设计实验方法探讨

（6）J target ；

$PC \leftarrow PC_{31-28} || instr_index || 0^2$ ， PC←NPC(PC+4)


- 完成 J指令功能所需的操作： IMEM←PC（取指令）、$PC \leftarrow PC_{31-28} || instr_index || 0^2$ （执行指令）、PC←NPC（NPC的功能完成PC+4 增值）
- 根据上面J指令的操作，确定完成操作所需部件：

程序计数器PC、NPC（完成PC+4 增值）、

指令存储器IMEM、寄存器堆（RegFile）、

拼接器||（PC最高4位与28转移地址拼接成32位）

	PC	NPC	IMEM	RegFile	ALU		Ext16	Ext5	Ext18	ADD		||	
				Rd	A	B				A	B	A	B
Addu	NPC	PC	PC	ALU	Rs	Rt							
Subu	NPC	PC	PC	ALU	Rs	Rt							
Ori	NPC	PC	31 26 25 0										
Sll	NPC	PC	J(000010) | instr_index										
Beq	ADD	PC	PC		Rs	Rt			0ffset	Ext18	NPC		
J	||	PC	PC									PC 31-28	IMEM 25-0



计算机组成原理CPU设计实验方法探讨

（7）Lw rt,offset(base) ；

rt←[rs+Sign_ext_offset]，PC←NPC(PC+4)


- 完成 Lw指令功能所需的操作： IMEM←PC（取指令）、rt←[rs+Sign_ext_offset]（执行指令） 、PC←NPC（NPC的功能完成PC+4 增值）
- 根据上面Lw指令的操作，确定完成操作所需部件：

程序计数器PC、NPC（完成PC+4 增值）、

指令存储器IMEM、寄存器堆（RegFile）、

运算器ALU、Ext16（16位扩展成32位）、数据存储器DMEM

	PC	NPC	IMEM	RegFile	ALU		Ext16	Ext5	Ext18	ADD		||		DMEM	
				Rd	A	B				A	B	A	B	Addr	Data
Addu	NPC	PC	PC	ALU	Rs	Rt									
Subu	NPC	PC	PC	ALU	Rs	Rt									
Ori	NPC	PC	PC	ALU	Rs	Ext16	imm16								
Sll	NPC	PC	31 26 25 21 20 16 15 0												
Beq	ADD	PC	Lw(100011)		base		rt	offset							
J	||	PC	PC									PC 31-28	IMEM 25-0		
Lw	NPC	PC	PC	DMEM（Data）	Rs	Ext16	offset							ALU	



5.3 组合逻辑控制器

（8）Sw rt,offset(base)；

[base+Sign_ext_offset]←rt,PC←NPC(PC+4)


- 完成 Sw指令功能所需的操作： IMEM←PC（取指令）、[base+Sign_ext_offset]←rt（执行指令）、PC←NPC（NPC的功能完成PC+4 增值）
- 根据上面Sw指令的操作，确定完成操作所需部件：

程序计数器PC、NPC（完成PC+4 增值）、

指令存储器IMEM、寄存器堆（RegFile）、

运算器ALU、Ext16（16位扩展成32位）、数据存储器DMEM

	PC	NPC	IMEM	RegFile	ALU		Ext16	Ext5	Ext18	ADD		||		DMEM	
				Rd	A	B				A	B	A	B	Addr	Data
Addu	NPC	PC	PC	ALU	Rs	Rt									
Subu	NPC	PC	PC	ALU	Rs	Rt									
Ori	NPC	PC	PC	ALU	Rs	Ext16	imm16								
Sll	NPC	PC	31 26 25 21 20 16 15 0												
Beq	ADD	PC	Sw(101011)	base	rt	offset									
J	||	PC	PC									PC 31-28	IMEM 25-0		
Lw	NPC	PC	PC	DMEM （Data）	Rs	Ext16	offset							ALU	
Sw	NPC	PC	PC		Rs	Ext16	offset							ALU	Rt




5.3 组合逻辑控制器


如何构成8条指令的数据通路？

	PC	NPC	IMEM	RegFile	ALU		Ext16	Ext5	Ext18	ADD		||		DMEM	
				Rd	A	B				A	B	A	B	Addr	Data
Addu	NPC	PC	PC	ALU	Rs	Rt									
Subu	NPC	PC	PC	ALU	Rs	Rt									
Ori	NPC	PC	PC	ALU	Rs	Ext16	Imm16								
Sll	NPC	PC	PC	ALU	Ext5	Rt		sa							
Beq	ADD	PC	PC		Rs	Rt			0ffset	Ext18	NPC				
J	||	PC	PC									PC 31-28	IMEM 25-0		
Lw	NPC	PC	PC	DMEM（Data）	Rs	Ext16	offset							ALU	
Sw	NPC	PC	PC		Rs	Ext16	offset							ALU	Rt

5.3 组合逻辑控制器


M2
0
MUX2
1
||
IMEM25-0||O2
PC31-28
target
IMEM10-6
Ext5
32bit
0
MUX3
1
M3
A
ALU
B
Date
Address
DMEM
/CS
R//W
4
NPC
(ADD)
0
1
2
MUX1
M10
M11
PC
Address
IMEM
R
sa
/W
Rd
Rs
Rdc
RegFile
Rsc
Rtc
Rt
0
MUX4
1
M4
ALUC2
ALUC1
ALUC0
Imm16
(offset)
IMEM15-0
Ext16
32bit
Ext18
32bit
A
ADD
B

5.3 组合逻辑控制器


M2
0
MUX2
1
IMEM25-0||O2
||
PC31-28
target
IMEM10-6
Ext5
32bit
NPC
(ADD)
4
0
MUX1
1
M1
PC
PC_CLK
Address
IMEM
31
0
sa
IM_R
Rd
Rs
Rdc
RegFile
Rsc
Rtc
Rt
RF_W
RF_CLK
0
MUX3
1
M3
0
MUX4
1
M4
A
ALU
B
F
Z
C
N
O
ALUC2
ALUC1
ALUC0
Data
Address
DMEM
CS
DM_W
DM_R
Ext16
32bit
Imm16
(offset)
IMEM15-0
Ext18
32bit
A
ADD
B
1
MUX5
0
M5

计算机组成原理CPU设计实验方法探讨

2、CPU控制器设计

（1）绘制指令流程图

根据初步设计好的数据通路，把每一条机器指令都分解为一系列微操作，并排列为有先后次序、互相衔接的指令流程图。

（2）编排指令操作时间表

依据各条机器指令的操作流程图，编排指令取指到执行的操作时间表。

计算机组成原理CPU设计实验方法探讨

（3）进行微操作综合

按照所有机器指令的操作时间表，把相同的微操作综合起来，得到每个微操作的逻辑表达式。


（4）画出控制器CU逻辑电路

根据各微操作的逻辑表达式设计CPU控制单元。


我们还是以8条指令来举例。


计算机组成原理CPU设计实验方法探讨

（1）绘制指令流程图




计算机组成原理CPU设计实验方法探讨







计算机组成原理CPU设计实验方法探讨



计算机组成原理CPU设计实验方法探讨



计算机组成原理CPU设计实验方法探讨



计算机组成原理CPU设计实验方法探讨


（2）编排指令操作时间表

依据各条机器指令的操作流程图将每条指令执行所需的控制信号填入下表。


假设：ALU控制如下表。

	ALUC2	ALUC1	ALUC0
Add	0	0	0
Sub	0	0	1
Ori	0	1	0
Sll	0	1	1


控制信号（微操作）	
PC_CLK	
IM_R	
Rsc4-0	
Rtc4-0	
M3	
M4	
ALUC2	
ALUC1	
ALUC0	
M2	
Rdc4-0	
RF_W	
RF_CLK	
M5	
M1	
DM_CS	
DM_R	
DM_W	




控制信号（微操作）	Addu
PC_CLK	1
IM_R	1
Rsc4-0	IM25-21
Rtc4-0	IM20-16
M3	1
M4	0
ALUC2	0
ALUC1	0
ALUC0	0
M2	1
Rdc4-0	IM15-11
RF_W	1
RF_CLK	1
M5	0
M1	1
DM_CS	0
DM_R	0
DM_W	0




控制信号（微操作）	Subu
PC_CLK	1
IM_R	1
Rsc4-0	IM25-21
Rtc4-0	IM20-16
M3	1
M4	0
ALUC2	0
ALUC1	0
ALUC0	1
M2	1
Rdc4-0	IM15-11
RF_W	1
RF_CLK	1
M5	0
M1	1
DM_CS	0
DM_R	0
DM_W	0




控制信号（微操作）	Ori
PC_CLK	1
IM_R	1
Rsc4-0	IM25-21
Rtc4-0	
M3	1
M4	1
ALUC2	0
ALUC1	1
ALUC0	0
M2	1
Rdc4-0	IM20-16
RF_W	1
RF_CLK	1
M5	0
M1	1
DM_CS	0
DM_R	0
DM_W	0




控制信号（微操作）	SII
PC_CLK	1
IM_R	1
Rsc4-0	
Rtc4-0	IM20-16
M3	0
M4	0
ALUC2	0
ALUC1	1
ALUC0	1
M2	1
Rdc4-0	IM15-11
RF_W	1
RF_CLK	1
M5	0
M1	1
DM_CS	0
DM_R	0
DM_W	0




控制信号（微操作）	Beq（Z=1）
PC_CLK	1
IM_R	1
Rsc4-0	IM25-21
Rtc4-0	IM20-16
M3	1
M4	0
ALUC2	0
ALUC1	0
ALUC0	1
M2	1
Rdc4-0	
RF_W	0
RF_CLK	0
M5	1
M1	1
DM_CS	0
DM_R	0
DM_W	0




控制信号（微操作）	J
PC_CLK	1
IM_R	1
Rsc4-0	
Rtc4-0	
M3	1
M4	0
ALUC2	0
ALUC1	0
ALUC0	0
M2	1
Rdc4-0	
RF_W	0
RF_CLK	0
M5	0
M1	0
DM_CS	0
DM_R	0
DM_W	0



控制信号（微操作）	Lw
PC_CLK	1
IM_R	1
Rsc4-0	IM25-21
Rtc4-0	
M3	1
M4	1
ALUC2	0
ALUC1	0
ALUC0	0
M2	0
Rdc4-0	IM20-16
RF_W	1
RF_CLK	1
M5	0
M1	1
DM_CS	1
DM_R	1
DM_W	0




控制信号（微操作）	Sw
PC_CLK	1
IM_R	1
Rsc4-0	IM25-21
Rtc4-0	IM20-16
M3	1
M4	1
ALUC2	0
ALUC1	0
ALUC0	0
M2	1
Rdc4-0	
RF_W	0
RF_CLK	0
M5	0
M1	1
DM_CS	1
DM_R	0
DM_W	1



控制信号（微操作）	Addu	Subu	Ori	Sll	Beq（Z=1）	J	Lw	Sw
PC_CLK	1	1	1	1	1	1	1	1
IM_R	1	1	1	1	1	1	1	1
Rsc4-0	IM25-21	IM25-21	IM25-21		IM25-21		IM25-21	IM25-21
Rtc4-0	IM20-16	IM20-16		IM20-16	IM20-16			IM20-16
M3	1	1	1	0	1	1	1	1
M4	0	0	1	0	0	0	1	1
ALUC2	0	0	0	0	0	0	0	0
ALUC1	0	0	1	1	0	0	0	0
ALUC0	0	1	0	1	1	0	0	0
M2	1	1	1	1	1	1	0	1
Rdc4-0	IM15-11	IM15-11	IM20-16	IM15-11	IM15-11		IM20-16	
RF_W	1	1	1	1	0	0	1	0
RF_CLK	1	1	1	1	0	0	1	0
M5	0	0	0	0	1	0	0	0
M1	1	1	1	1	1	0	1	1
DM_CS	0	0	0	0	0	0	1	1
DM_R	0	0	0	0	0	0	1	0
DM_W	0	0	0	0	0	0	0	1

计算机组成原理CPU设计实验方法探讨

注意：从表中可以看出，Rdc的输入有两个来源，IM15-11和IM20-16，所以，在Rdc的输入端要加一个MUX6。


M2
0
MUX2
1
IMEM25-0||O2
||
PC31-28
IMEM10-6
Ext5
32bit
target
NPC
(ADD)
4
0
MUX1
1
M1
PC
PC_CLK
31
Address
IMEM
0
sa
IM_R
Rtc
Rdc
1
MUX6
0
M6
Rd
Rs
Rdc
RegFile
Rsc
Rtc
Rt
RF_W
RF_CLK
0
MUX3
1
M3
0
MUX4
1
M4
A
ALU
F
Z
C
N
O
B
ALUC2
ALUC1
ALUC0
Data
Address
DMEM
CS
DM_W
DM_R
Ext16
32bit
Imm16
(offset)
IMEM15-0
Ext18
32bit
A
ADD
B
1
MUX5
0
M5

控制信号（微操作）	Addu	Subu	Ori	Sll	Beq（Z=1）	J	Lw	Sw
PC_CLK	1	1	1	1	1	1	1	1
IM_R	1	1	1	1	1	1	1	1
Rsc4-0	IM25-21	IM25-21	IM25-21		IM25-21		IM25-21	IM25-21
Rtc4-0	IM20-16	IM20-16		IM20-16	IM20-16			IM20-16
M3	1	1	1	0	1	1	1	1
M4	0	0	1	0	0	0	1	1
ALUC2	0	0	0	0	0	0	0	0
ALUC1	0	0	1	1	0	0	0	0
ALUC0	0	1	0	1	1	0	0	0
M2	1	1	1	1	1	1	0	1
Rdc4-0	IM15-11	IM15-11	IM20-16	IM15-11	IM15-11		IM20-16	
RF_W	1	1	1	1	0	0	1	0
RF_CLK	1	1	1	1	0	0	1	0
M5	0	0	0	0	1	0	0	0
M1	1	1	1	1	1	0	1	1
DM_CS	0	0	0	0	0	0	1	1
DM_R	0	0	0	0	0	0	1	0
DM_W	0	0	0	0	0	0	0	1
M6	0	0	1	0	0	0	1	0

（3）进行微操作综合

按照所有机器指令的操作时间表，把相同的微操作综合起来，得到每个微操作的逻辑表达式。本例共有19个控制信号。

控制信号（微操作）	Addu	Subu	Ori	Sll	Beq（Z=1）	J	Lw	Sw
PC_CLK	1	1	1	1	1	1	1	1
IM_R	1	1	1	1	1	1	1	1
Rsc4-0	IM25-21	IM25-21	IM25-21		IM25-21		IM25-21	IM25-21
Rtc4-0	IM20-16	IM20-16		IM20-16	IM20-16			IM20-16
M3	1	1	1	0	1	1	1	1
M4	0	0	1	0	0	0	1	1
ALUC2	0	0	0	0	0	0	0	0
ALUC1	0	0	1	1	0	0	0	0
ALUC0	0	1	0	1	1	0	0	0
M2	1						0	1
Rdc4-0	IM15-11	IM					IM20-16	
RF_W	1						1	0
RF_CLK	1						1	0
M5	0						0	0
M1	1						1	1
DM_CS	0						1	1
DM_R	0						1	0
DM_W	0						0	1
M6	0						1	0

PC_CLK=CLK（ ⌐ ）
IM_R=1
Rsc4-0=IM25-21
Rtc4-0=IM20-16
M3=Addu+Subu+Ori+Beq+J+lw+Sw
M4=Ori+Lw+Sw
ALUC2=0
ALUC1=Ori+Sll
ALUC0=Subu+Sll+Beq

控制信号（微操作）	Addu	Subu	Ori	Sll	Beq（Z=1）	J	Lw	Sw
PC_CLK	1	1	1	1	1	1	1	1
IM_R	1	1	1	1	1	1	1	1
Rsc4-0	IM25-21							IM25-21
Rtc4-0	IM20-16							IM20-16
M3	1							1
M4	0							1
ALUC2	0							0
ALUC1	0							0
ALUC0	0	1	0	1	1	0	0	0
M2	1	1	1	1	1	1	0	1
Rdc4-0	IM15-11	IM15-11	IM20-16	IM15-11	IM15-11		IM20-16	
RF_W	1	1	1	1	0	0	1	0
RF_CLK	1	1	1	1	0	0	1	0
M5	0	0	0	0	1	0	0	0
M1	1	1	1	1	1	0	1	1
DM_CS	0	0	0	0	0	0	1	1
DM_R	0	0	0	0	0	0	1	0
DM_W	0	0	0	0	0	0	0	1
M6	0	0	1	0	0	0	1	0

M2=Addu+Subu+Ori+Sll+Beq+J+Sw

Rdc4-0=IM15-11(Addu+Subu+Sll+Beq)+IM20-16(Ori+Lw)

RF_W=Addu+Subu+Ori+Sll+Lw

RF_CLK=（Addu+Subu+Ori+Sll+Lw）CLK（⌐）

控制信号（微操作）	Addu	Subu	Ori	Sll	Beq（Z=1）	J	Lw	Sw
PC_CLK	1	1	1	1	1	1	1	1
IM_R	1	1	1	1	1	1	1	1
Rsc4-0	IM25-21	IM25-21	IM25-21		IM25-21		IM25-21	IM25-21
Rtc4-0	IM20-16	IM20-16		IM20-16	IM20-16			IM20-16
M3	1	1	1	0	1	1	1	1
M4	0							1
ALUC2	0							0
ALUC1	0							0
ALUC0	0							0
M2	1							1
Rdc4-0	IM15-11							
RF_W	1							0
RF_CLK	1	1	1	1	0	0	1	0
M5	0	0	0	0	1	0	0	0
M1	1	1	1	1	1	0	1	1
DM_CS	0	0	0	0	0	0	1	1
DM_R	0	0	0	0	0	0	1	0
DM_W	0	0	0	0	0	0	0	1
M6	0	0	1	0	0	0	1	0

M5=BeqZ

M1=Addu+Subu+Ori+Sll+Beq+Lw+Sw

DM_CS=Lw+Sw

DM_R=Lw

DM_W=Sw

M6=Ori+Lw

计算机组成原理CPU设计实验方法探讨

PC_CLK=CLK（⎍）

IM_R=1

Rsc4-0=IM25-21

Rtc4-0=IM20-16

M3=Addu+Subu+Ori+Beq+J+lw+Sw

M4=Ori+Lw+Sw

ALUC2=0

ALUC1=Ori+Sll

ALUC0=Subu+Sll+Beq

计算机组成原理CPU设计实验方法探讨

M2=Addu+Subu+Ori+Sll+Beq+J+Sw

Rdc4-0=IM15-11(Addu+Subu+Sll+Beq)+IM20-16(Ori+Lw)

RF_W=Addu+Subu+Ori+Sll+Lw

RF_CLK= （Addu+Subu+Ori+Sll+Lw） CLK （ ⌜ ）

M5=BeqZ

M1=Addu+Subu+Ori+Sll+Beq+Lw+Sw


DM_CS=Lw+Sw

DM_R=Lw


DM_W=Sw

M6=Ori+Lw


（4）构成微操作序列形成部件的组合逻辑网络




计算机组成原理CPU设计实验方法探讨



计算机组成原理CPU设计实验方法探讨




PC_CLK IM_R M3 M4 ALUC1 ALUC0 M2 RF_W RF_CLK M5 M1 DM_CS DM_R DM_W M6
微操作序列产生部件
CLK
Z
Addu Subu Ori Sll Beq J Lw Sw
指令译码器
M2
0
MUX2
1
IMEM25-0||O2
||
PC31-28
IMEM10-6
Ext5
32bit
M6
1
MUX6
0
OP
31
Rdc
Address
Rtc
Rsc
sa
IMEM
target
0
Rd
Rdc Rs
RegFile
Rtc
Rsc Rt
RF_W
RF_CLK
0
MUX3
1
M3
0
MUX4
1
M4
A
ALU F
Z
C
N
O
B
ALUC2
ALUC1
ALUC0
Data
Address
DMEM
CS
DM_W
DM_R
4
NPC
(ADD)
0
MUX1
1
M1
PC
PC_CLK
IM_R
Ext16
32bit
Imm16
(offset)
IMEM15-0
Ext18
32bit
A
ADD
B
1
MUX5
0
M5

计算机组成原理CPU设计实验方法探讨

二、CPU测试方法

使用ModelSim仿真工具进行验证CPU的正确性

1、前仿真测试

（1）单条指令功能验证

将汇编语言编写每一条指令的测试代码，导入CPU的指令存储器，在ModelSim下仿真运行，通过输出波形判断指令执行是否正确。

计算机组成原理CPU设计实验方法探讨


（2）指令边界数据验证


选取一些边界数据：如：0x00000000，0xffffffff，0x0000ffff，0xffff0000，0x0f0f0f0f，0xf0f0f0f0，0x55555555，0xaaaaaaaa进行单指令测试。

（3）随机指令序列验证

编写一些指令序列进行测试。

计算机组成原理CPU设计实验方法探讨






用Mars运行MIPS汇编程序后会在Mars目录下生成一个result.txt文件，内容如图，为运行每条指令后的指令地址：pc、指令十六进制码：instr、寄存器堆十六进制码：regfile；

计算机组成原理CPU设计实验方法探讨

用自己设计的CPU，在ModelSim下运行同一个MIPS汇编程序，每执行一条指令，同样将pc、instr、regfile结果输出到另一个result.txt文件中。

比对两个结果文件来发现指令执行的错误。如在下图，对比发现在pc为8，执行指令3c038000后$1寄存器的结果出现了错误，需要进一步调试修改。

计算机组成原理CPU设计实验方法探讨



```
66      regfile29: 00000000
67      regfile30: 00000000
68      regfile31: 00000000
69      pc: 00000008
70      instr: 20200001
71  *   regfile0: 00000000
72      regfile1: 0000000f
73      regfile2: 00000000
74      regfile3: 00000000
75      regfile4: 00000000
76      regfile5: 00000000
77      regfile6: 00000000
78      regfile7: 00000000
79      regfile8: 00000000
80      regfile9: 00000000
81      regfile10: 00000000
82      regfile11: 00000000
83      regfile12: 00000000
84      regfile13: 00000000
85      regfile14: 00000000
86      regfile15: 00000000
87      regfile16: 00000000
88      regfile17: 00000000
89      regfile18: 00000000
90      regfile19: 00000000
91      regfile20: 00000000
92      regfile21: 00000000
93      regfile22: 00000000
```

```
66      regfile29: 00000000
67      regfile30: 00000000
68      regfile31: 00000000
69      pc: 00000008
70      instr: 20200001
71      regfile0: 00000010
72      regfile1: 0000000f
73      regfile2: 00000000
74      regfile3: 00000000
75      regfile4: 00000000
76      regfile5: 00000000
77      regfile6: 00000000
78      regfile7: 00000000
79      regfile8: 00000000
80      regfile9: 00000000
81      regfile10: 00000000
82      regfile11: 00000000
83      regfile12: 00000000
84      regfile13: 00000000
85      regfile14: 00000000
86      regfile15: 00000000
87      regfile16: 00000000
88      regfile17: 00000000
89      regfile18: 00000000
90      regfile19: 00000000
91      regfile20: 00000000
92      regfile21: 00000000
93      regfile22: 00000000
```

（4）程序验证

运行一个有意义的程序，观察其运行结果。

2、后仿真测试

（1）随机指令序列验证

（2）程序验证

3、下板验证

使用Vivado工具生成bitstream文件，进行下板验证。

计算机组成原理CPU设计实验方法探讨

百年同濟 TONGJI UNIVERSITY

（1）switch_led8.asm

```
ori $31, $0, 0x1001 #设置led端口高位地址0x1001
sll $31, $31, 16      #形成led端口32位地址0x10010000
addu $30, $0, $31  #设置switch端口高位地址0x1001
ori $29, $0, 0x0010 #设置switch端口低位地址0x0010
addu $30, $30, $29 #形成switch端口32位地址0x10010010
begin:
lw $1, 0($30)  #读switch
sw $1, 0($31) #写led
j begin
```

计算机组成原理CPU设计实验方法探讨

（2）switch_led16.asm

```
ori $31, $0, 0x1001 #设置led端口高位地址0x1001
sll $31, $31, 16      #形成led端口32位地址0x10010000
addu $30, $0, $31  #设置switch端口高位地址0x1001
ori $29, $0, 0x0010 #设置switch端口低位地址0x0010
addu $30, $30, $29 #形成switch端口32位地址0x10010010
begin:
lw $1, 0($30)   #读switch
sll $1, $1, 16   #左移到高16位
sw $1, 0($31)  #写led
j begin
```

计算机组成原理CPU设计实验方法探讨

（3）switch_led32.asm

```
ori $31, $0, 0x1001 #设置led端口高位地址0x1001
sll $31, $31, 16      #形成led端口32位地址0x10010000
addu $30, $0, $31  #设置switch端口高位地址0x1001
ori $29, $0, 0x0010 #设置switch端口低位地址0x0010
addu $30, $30, $29 #形成switch端口32位地址0x10010010
begin:
lw $1, 0($30)       #读switch
sll $2, $1, 16      #左移到高位
addu $1,$1,$2     #形成32位输出数据
sw $1, 0($31)      #写led
j begin
```

计算机组成原理CPU设计实验方法探讨

（4）switch_ledloop.asm

```
ori $31, $0, 0x1001
sll $31, $31, 16
addu $30, $0, $31
ori $29, $0, 0x0010
addu $30, $30, $29
ori $5,$0,1
lw $1, 0($30)
ori $2,$1,0x0000
ori $3,$1,0x0000
begin:
beq $3,$1,label
```

计算机组成原理CPU设计实验方法探讨

```
ori $2,$1,0x0000
ori $3,$1,0x0000
label:
sw $2, 0($31)
sll $2, $2, 4
ori $7,$0,0x003f
sll $6, $7, 16
addu $6,$6,$7
label2:
subu $6,$6,$5
beq $6,$5,label1
j label2
```

计算机组成原理CPU设计实验方法探讨

```
label1:
lw $1, 0($30)
beq $2,$0,l1
j begin
l1:
ori $2,$1,0x0000
j begin
```

计算机组成原理CPU设计实验方法探讨

谢谢!