第一大题

1.校园卡（IC卡）是否是一个计算机，简述原因。

<蔡晓军说 答出冯诺依曼结构五部分即可>

2.根据IEEE 754 标准，将 +1.75 转换为32位单精度浮点数。

3.无符号数与有符号数比较：（-1<(unsigned)0）返回假，简述原因。

4.**主存中是不是主存块越大越好**，简述原因。

5.简述**三种I/O方式**，并简述哪种方式占用更少的CPU周期。

第二大题

1.指令与数据在储存器中的格式是不是一样的？计算机如何识别它们？简述并举例分析。

2.将一段MIPS指令转换为C语言伪代码，分析 8（s8） 存储的值，简要分析运行过程。

MIPS代码中间核心部分为(注意，试卷中MIPS指令前无序号<+0>等)：

…………………………

<+16> li v0, 65

<+20> lw v0, 12(s8)

<+24> li v0, 1

<+28> lw v0, 8(s8)

<+32> sw v1, 12(s8)

<+36> li v0, 65

<+40> bne v0, v1, 0xXXXXXX<0+56>

<+44> addiu v0, v0, 1

<+48> sw v0, 8(s8)

<+52> lw v0, 8(s8)

<+56> …………

…………………………

3，a）阐述CPU的**层次结构存储系统**，为什么采用这种方式以及**有效性**。

b）结合计算机系统结构，简述**HelloWord文件的运行过程**。（该文件输出一个HelloWord）

第三大题

1.简述**流水线的概念**。简述**符合流水线的指令集特点**。根据如下指令，设计五级流水线，并避免冲突冒险,并画出示意图。指令大致如下

lw $3, x

addi $3, $2, y

lw $5, z

lw $6, t

sub $5, $5, $6

2.（原题）假设某计算机主存地址空间大小为8MB，按字节编址，Cache的数据区有2KB，块大小为64B，采用直接映射。有字符数组a[32][128] 按行优先方式存放，首地址为（2048）10。回答下列问题：

（1）计算该数据Cache的容量。主存地址多少位？如何划分？

（2）一次程序的执行过程中，CPU访问数组元素的顺序为：a[0][0]、a[0][72]、a[3][4]、a[15][45]、a[16][80]、a[0][72]、a[0][63]、a[15][90]、a[3][66]、a[16][4]，Cache初始为空，请问数据访问命中率是多少？

（3）若Cache的数据块大小为128B，其他条件不变，请回答上面的1、2问题。

3.给出内存大小，缓存大小；（1）主存地址划分，如何访存；（2）CPU给出的是**逻辑地址**还是物理地址，**描述CPU访存过程**。

学术部 李泽昊：）