

Isolated Current Stimulator

DIGITAL ISOLATOR (futuro): Talvez ISO7720F ou ADuM1200 (2 canais, mesmo sentido), SOIC-8
Considerar REF5050 como voltage reference
Lado 1: 5V e GND do microcontrolador. D7 --> INA, D8 --> INB; pull-down 100k cada
Lado 2: VCC = REF5050 (alimentada pelos +18V); OUTA --> R1, OUTB -->R3
GND1 e GND2 nunca se ligam. 100nF em cada VCC
Motivo: isolar o animal da rede (USB/fonte, trigger externo) e fixar o nivel dos pulsos (I = Vpulso x alfa / RESET)
Escolher versão com saida padrão em baixo nivel (F). Evitar PC817 (lento, distorce sinal)

Alimentação
Fonte 18V: proteção de polaridade e desacoplamento



PWM: A = D7 (fase +), B = D8 (fase -)
PULSE(0 5 100u 50n 50n 100u 1m)
PULSE(0 5 225u 50n 50n 100u 1m)



LIMITADOR PASSIVO (D3, D4): dois CRDs 1N5304 em anti-serie com o eletrodo, dentro da malha do U2A. Segundo limite de corrente, independente do amp-op e do firmware.
Limite de corrente: Ip 1,53 a 2,07 mA (datasheet; nominal 1,8 mA; modelo ~1,75 mA).
Em falha (U1/U2 travado no trilho, curto) a corrente para em ~Ip, contra ~3,5 mA sem limitador. Nao protege contra erro de ajuste abaixo do Ip (ex.: 1 mA no lugar de 100 uA).
Operacao normal (<= 1 mA): nao interfere; custo ~1 V de compliance (carga max. a 1 mA: ~17k -> ~16k).
Modelo: CRD.lib (JFET com G e S ligados + 10 pF e 100 MOhm parasitas, que evitam "timestep too small" na saturacao).
Simbolo diode com Prefix X, Value CRD1N5304.

para cargas maior que 15k ocorre travamento na simulacao
trocar "Solver alternativo: em Simulate ☐ Control Panel ☐ SPICE", mude o Solver de Normal para Alternate.
Ele é mais lento por passo, mas bem mais robusto em saturação.

Testes de tolerancia

Carga	Com CRDs	Sem CRDs
15 kΩ	998 µA	999 µA
16 kΩ	998 µA	998 µA
17 kΩ	970 / 979 µA	998 µA
18 kΩ	930 / 938 µA	967 / 976 µA
20 kΩ	858 / 866 µA	—

Eletrodos: RLOAD em serie com CBLK (bloqueio DC) + bleed 10M
Proteção:

CBLK (10uF): capacitor de bloqueio DC
Em serie com o eletrodo. Impede a passagem de corrente contínua para o tecido (offset dos amp-ops, desbalanço entre as fases, falha do amp-op)

RBLEED (10 MOHM): resistor de descarga e realimentação DC
Em paralelo com o conjunto eletrodo + CBLK. Tem duas funcões:
- fecha a alimentação do U2A em DC (sem ele, o CBLK deixaria o amp-op em malha aberta
- a saida derivaria ate o trilho e descarrega lentamente o CBLK e o eletrodo entre os pulsos.
Desvia uma fração de corrente de aproximadamente Rcarga / RBLEED (~0,1% com 10k)
(realimentacão DC do U2A e descarga do CBLK; desvio de ~Rcarga/RBLEED)

Chave de faixa (RSET): 4.12k = 1.2 mA | 41.2k = 120 uA | 412k = 12 uA
Potenciometro 10k 10 voltas (alfa = 0..1)
U2A: I = V(w) / RSET (carga na realimentacao, terra virtual em n)

alfa = 1: RPT ≈ 0 e RPB = 10k ☐ cursor no topo ☐ tensão cheia ☐ corrente máxima
alfa = 0,5: 5k e 5k ☐ metade da tensão ☐ metade da corrente
alfa = 0: RPT = 10k e RPB ≈ 0 ☐ cursor no terra ☐ corrente zero

I = V_cursor / RSET
Com 5 V no cursor:
RSET = 5k ☐ 1,0 mA
RSET = 50k ☐ 100 µA
RSET = 500k ☐ 10 µA

Testar capacitores C1 e C2 do diferencial na placa. Variar entre 2.7p e 10uF
Lembrar da capacitancia "parasita" da placa

ALARME DE LIMITE DE CARGA - "COMPLIANCE" (U2B = canal livre do OPA2197 do U2A)
n (vG) -> RA 1M -> (+) U2B; RF 47k / RG 1k (ganho ~48); saida -> RL 4,7k -> LED -> GND
Normal: n ~ 0 -> apagado. Saturacao (carga > ~16k a 1 mA): acende o LED da fase saturada.
Simulado:

16 kΩ	1,0 mA	apagados (só picos de borda)
17 kΩ	~0,97 mA	acendem fraco (0,5 a 0,9 mA)
18 kΩ	~0,93 mA	acendem bem (2,5 a 2,9 mA)

```
.include OPAx197.LIB
.param Rfaixa=5k alfa=1 Rcarga=16k
.step param Rfaixa list 5k 50k 500k
.tran 2000u
.meas tran Ipos AVG I(RLOAD) FROM=150u TO=290u
.meas tran Ineg AVG I(RLOAD) FROM=375u TO=515u
.model D1N4007 D(IS=7.02767n RS=0.0341512 N=1.80803 EG = 1.05743 XTI=5 BV=1000 IBV=5e-08 CJO=1e-11 VJ=0.7 M=0.5 FC=0.5 TT=1e-07)
.include CRD.lib
```