

提醒：请诚信应考，考试违规将带来严重后果！

教务处填写：

____年____月____日
考 试 用

湖南大学课程考试试卷

课程名称：____计算机体系结构____；课程编码：____CS05106____；

试卷编号：____A____；考试形式：____闭卷____；考试时间：____120____分钟。

题 号	一	二	三	四	五	六	七	八	九	十	总分
应得分	10	10	10	10	10	10	10	10	20		100
实得分											
评卷人											

(请在答题纸内作答！)

1、简要回答题（10分）

1) 根据图 1、图 2 和访存信息，讨论现有的计算机系统缓存的块大小多少合适？（5分）




图 1 Miss rate versus block size for five different-sized caches

Assume the memory system takes 80 CC of overhead and then delivers 16 bytes every 2 CC, and the Hit time = 1 CC.

Miss penalty:

- Block size 16 = 80 + 2 = 82
- Block size 32 = 80 + 2×2 = 84
- Block size 256 = 80 + 16×2 = 112

AMAT:

- 16-byte block in a 4 KB cache = $1 + 8.57\% \times 82 = 8.027$ CC
- 256-byte block in a 256 KB cache = $1 + 0.49\% \times 112 = 1.549$ CC

Block size	Miss penalty	Cache size			
		4K	16K	64K	256K
16	82	8.027	4.231	2.673	1.894
32	84	7.082	3.411	2.134	1.588
64	88	7.160	3.323	1.933	1.449
128	96	8.469	3.659	1.979	1.470
256	112	11.651	4.685	2.288	1.549

图 2 Average memory access time versus block size for five different-sized caches

2) 分支跳转预测有哪些技术? (3 分)

3) 以下语句片段, br3 应使用何种分支预测技术, 说明理由。(2 分)

Br1: if(cond1) Goto L1;

Br2: if(cond2) Goto L1;

Br3: if(cond1&& cond2) Goto L2;

L1: Be happy;

L2: Be lucky;

2、根据图 3 Intel 桌面 CPU 和图 4 AMD 服务器 GPU 参数, 回答问题(10 分)

1) 解释你看到的参数(3 分)。

2) Intel Core Ultra 9 285 中 Cache L0-D 和 Cache L0-I 代表什么, 为什么要分开两部分单独设计(2 分)?

3) 二者的 L1 Cache 的容量大小分别是多少? 典型的 L1 Cache 大小是如何确定的(2 分)?

4) Intel Core Ultra 9 285 的 E-core 和 P-core 分别是什么, 有何区别? 为什么要做这样的大小核设计(3 分)?

Physical	
Socket:	Intel Socket 1851
Foundry:	TSMC
Process Size:	3 nm
Transistors:	17,800 million
Die Size:	243 mm²
Package:	FC-LGA18W
tjMax:	105°C
Cache	
Cache L0-D:	48 KB (per core)
Cache L0-I:	64 KB (per core)
Cache L1:	192 KB (per core)
Cache L2:	3 MB (per core)
Cache L3:	36 MB (shared)
E-Core L1:	96 KB (per core)
E-Core L2:	4 MB (per module)
Processor	
Market:	Desktop
Production Status:	Active
Release Date:	Jan 2025
Launch Price:	\$579
Part#:	SRQD4
Core Config	
# of Cores:	24
# of Threads:	24
Hybrid Cores:	P-Cores: 8 E-Cores: 16
SMP # CPUs:	1
Integrated Graphics:	Arc Xe-LPG Graphics 64EU
Performance	
Frequency:	2.5 GHz
P-Core Turbo:	5.4 GHz
Turbo Clock:	up to 5.6 GHz
E-Core Frequency:	1900 MHz up to 4.6 GHz
Base Clock:	100 MHz
Multiplier:	25.0x
Multiplier Unlocked:	No
AI Boost NPU 3:	13 TOPS
TDP:	65 W
PL1:	65 W
PL2:	182 W
Architecture	
Codename:	Arrow Lake-S
Generation:	Ultra 9 (Arrow Lake)
Memory Support:	DDR5
Rated Speed:	6400 MT/s
Memory Bus:	Dual-channel
ECC Memory:	Yes
PCI-Express:	Gen 5, 20 Lanes (CPU only)
Secondary PCIe:	Gen 4, 4 Lanes
Chipsets:	Z890, B860, W880, Q870, H810
Features	
• MMX • SSE • SSE2 • SSE3 • SSSE3 • SSE4.1 • SSE4.2 • AVX • AVX2 • AVX-VNNI • FMA3 • SHA • EIST • Intel 64 • XD bit	

图 3 Intel Core Ultra 9 285 的参数图

Physical	
Socket:	AMD Socket SP5
Foundry:	TSMC
Process Size:	3 nm
Package:	FC-LGA6096
I/O Process Size:	6 nm

Core Config	
# of Cores:	192
# of Threads:	384
SMP # CPUs:	2
Integrated Graphics:	N/A

Processor	
Market:	Server/Workstation
Production Status:	Active
Release Date:	Oct 10th, 2024
Launch Price:	\$14813
Part#:	100-000000976

Cache	
Cache L1:	80 KB (per core)
Cache L2:	1 MB (per core)
Cache L3:	384 MB (shared)

Performance	
Frequency:	2.25 GHz
Turbo Clock:	up to 3.7 GHz
Base Clock:	100 MHz
Multiplier:	22.5x
Multiplier Unlocked:	No
TDP:	500 W
Configurable TDP:	450-500 W

Features		
• MMX	• SSE	• SSE2
• SSE3	• SSSE3	• SSE4A
• SSE4.1	• SSE4.2	• AE5
• AVX	• AVX2	• AVX-512
• AVX-VNNI	• VNNI/VEX	• BMI1
• BMI2	• BFloat16	• SHA
• F16C	• FMA3	• AMD64
• EVP	• AMD-V	• SMAP
• SMEP	• X2AVIC	• AIBRS
• SEV-SNP	• 5-level NPT	• SMT
• Precision Boost 2		

Architecture	
Codename:	Turin
Generation:	EPYC (Zen 5c (Turin))
Memory Support:	DDR5
Rated Speed:	6000 MT/s
2DPC Rated Speed:	4400 MT/s
Memory Bus:	Twelve-channel
ECC Memory:	Yes
PCI-Express:	Gen 5, 128 Lanes (CPU only)
CXL:	Gen 2.0

图 4 AMD EPYC 9965 的参数图

3、高速缓存计算题（10分）

一个 RISC-V 程序,平均每 100 条指令中包含 26 条 load 和 10 条 store 指令。

这个程序在具有缓存的系统上运行,假设“每 1000 条指令的未命中率”如图 5 所示,且缓存命中需要 1 个时钟周期,而未命中的代价是 200 个时钟周

期。如果只有一个缓存端口服务两个同时的请求，则加载或存储命中在统一缓存上需要额外 1 个时钟周期（即，统一缓存会导致结构危险）。假设直写缓存具有写缓冲区，并忽略由于写缓冲区导致的停滞。对于下面两种缓存设计：(1) 16KB 数据缓存加上 16KB 指令缓存；(2) 32KB 统一缓存。

Size (KiB)	Instruction cache	Data cache	Unified cache
8	8.16	44.0	63.0
16	3.82	40.9	51.0
32	1.36	38.4	43.3
64	0.61	36.9	39.4
128	0.30	35.3	36.2
256	0.02	32.6	32.9

图 5 Miss per 1000 instructions for instruction, data, and unified caches of different sizes.

回答下列问题：

- (1) 数据传输指令的占比为多少（1 分）？
- (2) 在所有内存访问中，写入占比为多少（1 分）？
- (3) 在所有内存访问中指令引用的百分比约为多少（2 分）？
- (4) 在数据缓存访问中，写入占比为多少（2 分）？
- (5) 两种缓存设计中，哪个方案具有较低的缓存未命中率（2 分）？
- (6) 两种缓存设计中，平均内存访问时间各是多少（2 分）？

4、简答题（10 分）

- 1) 包含式内存和互斥式缓存结构谁更好（2 分）？
- 2) 假设有个针对 X86 的 Win 10 开发的英雄联盟游戏安装包，在苹果 M3 mac pro 上安装 ARM 版 Win 10 系统后，该英雄联盟游戏安装包能否正常执行？为什么（3 分）？

3) 阅读图 6，回答问题（5 分）

Instruction status	Wait until	Bookkeeping
Issue	Not busy (FU) and not result(D)	$Busy(FU) \leftarrow yes; Op(FU) \leftarrow op;$ $Fi(FU) \leftarrow 'D'; Fj(FU) \leftarrow 'S1';$ $Fk(FU) \leftarrow 'S2'; Qj \leftarrow Result('S1');$ $Qk \leftarrow Result('S2'); Rj \leftarrow not Qj;$ $Rk \leftarrow not Qk; Result('D') \leftarrow FU;$
Read operands	Rj and Rk	$Rj \leftarrow No; Rk \leftarrow No$
Execution complete	Functional unit done	
Write result	$\forall f((Fj(f) \neq Fi(FU) \text{ or } Rj(f) = No) \&$ $(Fk(f) \neq Fi(FU) \text{ or } Rk(f) = No))$	$\forall f(\text{if } Qj(f) = FU \text{ then } Rj(f) \leftarrow Yes);$ $\forall f(\text{if } Qk(f) = FU \text{ then } Rk(f) \leftarrow Yes);$ $Result(Fi(FU)) \leftarrow 0; Busy(FU) \leftarrow No$

图 6 记分牌指令状态与操作关系

a) 如图描述记分牌算法（3 分）。

b) 记分牌算法关于 WAW 的解决方案有何利弊，如何改进（2 分）？

5、指令集问答题（10 分）

1) 已知某 RISC 仅支持立即数为 12bit 的加法操作，现有一个语句：int A=B+1000000；问编译器要如何编译该语句（2 分）。

2) 在某精简指令集计算机（RISC）处理器的指令集中，有 63 条指令，支持 64 个寄存器。该指令集包括 Add R1, R2, R3 等三元操作数指令。问算术指令编码指令的最小长度（以比特为单位）是多少，为什么（3 分）？

3) 阅读下图内容，写出四种处理器完成给定计算的指令级别汇编代码：

$$(A+C) \times B + (B \times C + B) / D$$




图 7 四种指令集架构类的操作对象位置和加法操作指令

6、计算题（10 分）

1) 根据表 1 内容，回答问题

表 1 某程序 4 种操作改进前后指令执行时间

操作类型	程序中的数量 (百万条指令)	改进前的执行 时间(周期)	改进后的执行 时间(周期)
操作 1	10	2	1
操作 2	30	20	15
操作 3	35	10	3
操作 4	15	4	1

(a) 改进后，各类操作的加速比分别为多少（2 分）？

(b) 各类操作单独改进后，程序获得的加速比分别为多少（1 分）？

(c) 四类操作均改进后，整个程序的加速比是多少（2 分）？

2) 分析下列 7 条指令的 5 级流水线执行示意图，表中列序号为周期(5 分)

--条件跳转指令在 EX 阶段才知道最终的跳转指令位置;

--预测条件跳转指令不会选中 (Untaken);

--当条件跳转指令执行时, \$1 中的值不等于\$2 中的值。

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
<i>beq \$1,\$2,X</i>															
<i>lw \$10,0(\$11)</i>															
<i>sub \$14,\$10,\$10</i>															
<i>X: add \$4,\$1,\$2</i>															
<i>lw \$1,0(\$4)</i>															
<i>sub \$1,\$1,\$1</i>															
<i>add \$1,\$1,\$1</i>															

7、数据冒险 (10 分)

1) 找出下面代码中所有的数据冒险 (data hazard), 找出的所有数据冒险。具体格式如 I5 指令和 I1 指令在 r2 上存在 RAW (4 分)。

I1: load \$r2, 8(\$r1)

I2: sub \$r4, \$r2, \$r1

I3: and \$r5, \$r1, \$r2

I4: sub \$r6, \$r2, \$r4

I5: add \$r7, \$r2, \$r3

2) 画出没有转发 (no forwarding) 的流水线 (3 分)。


3) 画出有转发 (forwarding) 的流水线 (3 分)。


8、CPU 运行时间 (10 分)

1) 写出 CPU 运行时间公式, 哪些因素会影响以上分量? 结合计算机体系结构的发展趋势分析哪些技术通过影响以上分量降低了 CPU 的运行时间。
(4 分)

- 2) 写出流水线 CPI 公式，哪些因素会影响以上分量？结合计算机体系结构的发展趋势分析哪些技术通过影响以上分量降低了 CPI。（4 分）
- 3) 相对记分牌算法，Tomasulo 算法在在前面两个公式的各个分量是变大了还是变小？（2 分）

9、简述下图各主要部件的功能，阐述 Tomasulo 算法与记分牌的异同（20 分）





对于以下代码序列, 写出最后一条指令发射后的信息表(信息表已给出):

fld f6,32(× 2)

fld f2,44(× 3)

fmul.d f0,f2,f4

fsub.d f8,f2,f4

fdiv.d f6,f0,f6

fmul.d f6,f8,f2

计分牌功能部件：

指令	指令状态			
	发射	读操作数	执行	写回
<i>fld</i> <i>f6</i> , 32($\times 2$)				
<i>fld</i> <i>f2</i> , 44($\times 3$)				
<i>fmul.d</i> <i>f0</i> , <i>f2</i> , <i>f4</i>				
<i>fsub.d</i> <i>f8</i> , <i>f2</i> , <i>f4</i>				
<i>fdiv.d</i> <i>f6</i> , <i>f0</i> , <i>f6</i>				
<i>fmul.d</i> <i>f6</i> , <i>f8</i> , <i>f2</i>				

名称	保留站									
	Busy	<i>Op</i>	<i>Fi</i>	<i>Fj</i>	<i>Fk</i>	<i>Qj</i>	<i>Qk</i>	<i>Rj</i>	<i>Rk</i>	
<i>Integer</i>										
<i>Add1</i>										
<i>Add2</i>										
<i>Add3</i>										
<i>Mult1</i>										
<i>Mult2</i>										

字段	寄存器状态								
	$f0$	$f2$	$f4$	$f6$	$f8$	$f10$	$f12$	...	$f30$
Q_i									
Val									

Tomasulo 算法功能部件

指令	指令状态		
	发射	执行	写结果
$fld \quad f6, 32(\times 2)$			
$fld \quad f2, 44(\times 3)$			
$fmul.d \quad f0, f2, f4$			
$fsub.d \quad f8, f2, f4$			
$fdiv.d \quad f6, f0, f6$			
$fmul.d \quad f6, f8, f2$			

名称	保留站						
	Busy	<i>Op</i>	<i>Vj</i>	<i>Vk</i>	<i>Qj</i>	<i>Qk</i>	A
<i>Load1</i>							
<i>Load2</i>							
<i>Add1</i>							
<i>Add2</i>							
<i>Add3</i>							
<i>Mult1</i>							
<i>Mult2</i>							

字段	寄存器状态								
	<i>f0</i>	<i>f2</i>	<i>f4</i>	<i>f6</i>	<i>f8</i>	<i>f10</i>	<i>f12</i>	...	<i>f30</i>
<i>Qi</i>									
Val									
