

2026 年全国大学生电子设计竞赛

广东赛区竞赛

G 题：周期信号测量分析装置



2026 年 8 月 1 日

摘要

本文设计了一种周期信号测量分析装置。输入信号经 5 倍模拟前端放大和 AD9226 高速采样后，由 FPGA 完成 15 倍抽取、时域参数计算及 8192 点 FFT 分析；STM32 解析处理结果，并通过对象名称修改串口屏控件属性，实现波形、频谱及参数显示。系统有效分析范围为 10 kHz~500 kHz，频率分辨率为 488.28 Hz。实测在所选 500 Hz 整数倍频点下，频率绝对误差为 0 Hz，频谱分量幅值误差不超过 1 mV，真有效值最大误差为 1 mV，峰峰值最大误差为 1 mV，满足题目要求。

关键词：周期信号测量；FPGA；快速傅里叶变换；频谱分析；数字信号处理

目录

摘要	i
1 系统方案设计	1
1.1 总体方案	1
1.2 方案论证与选择	1
2 理论分析与计算	3
2.1 时域参数计算	3
2.2 频谱分析与数字滤波	3
2.3 频谱幅值与基波频率提取	4
2.4 完整周期波形显示	4
3 电路与程序设计	5
3.1 电路设计	5
3.2 程序设计	6
4 测试方案与结果分析	7
4.1 测试环境与方法	7
4.2 测试结果	8
4.3 测试结果分析	8
4.4 误差与改进分析	8
附录：源程序	9

1 系统方案设计

1.1 总体方案

本系统主要由模拟前端、AD9226 高速数据采集模块、FPGA 数字信号处理模块、串口通信模块、STM32 控制模块及显示模块组成，各模块按照”模拟信号调理—模数转换—数字信号处理—数据传输—图形显示”的流程协同工作。

被测周期信号经 BNC 接口输入后，首先由运算放大器完成幅值放大和电平调理，使其满足 AD9226 的输入范围。AD9226 将模拟信号转换为 12 位并行数字采样数据，并在采样时钟控制下送入 FPGA。FPGA 对采样数据进行缓存、数字滤波、时域参数计算和快速傅里叶变换，获得信号的峰峰值、真有效值、基波频率、频谱分布及各频率分量幅值。当输入信号叠加高频单频干扰时，数字滤波模块抑制有效频段外的干扰分量，再完成相应参数测量。

FPGA 通过 UART 将波形、频谱及测量参数发送至 STM32。STM32 解析数据并向串口屏发送对象属性修改指令；串口屏从内部 Flash 加载预设 UI，完成 1 个或 3 个周期波形、频谱图及参数显示。




图 1 系统总体框图

1.2 方案论证与选择

1.2.1 核心处理架构方案比较

方案一：由 STM32 独立完成数据采集、数字信号处理和图形显示。

该方案结构简单、开发方便，但 STM32 需同时承担高速采样、FFT 运算和界面刷新，任务间资源竞争严重，难以保证实时性。

方案二：采用 FPGA 与 STM32 协同架构。

FPGA 负责高速数据接收、数字滤波和 FFT 处理，发挥并行处理优势；STM32 仅负责接收处理结果并生成串口屏控制指令。该方案分离了信号处理与界面显示任务，更适合题目规定的 10 kHz~500 kHz 信号测量需求。

本设计选用方案二。FPGA 的并行处理能力可保证高速采样与实时 FFT 运算，STM32 则专注于通信与显示控制，两者协同分工明确、开发灵活。

1.2.2 数据采集方案比较

方案一：采用 STM32 内部 ADC 采样。

硬件简单但采样速度与精度受 MCU 性能限制，以 500 kHz 信号为上限时处理裕量不足。

方案二：采用 AD9226 高速模数转换器。

AD9226 输出 12 位并行数据，直接与 FPGA 接口，60 MSPS 采样率为时域重构和频域分析提供充足数据基础。

本设计选用方案二。AD9226 的 12 位量化精度和 60 MSPS 采样率能够满足 500 kHz 信号的奈奎斯特采样要求，且与 FPGA 并行接口连接简单、延迟低。

1.2.3 抗干扰处理方案比较

方案一：采用模拟低通滤波器。

高阶模拟滤波器截止特性受元件误差和寄生参数影响较大，调试困难，且可能引入有效信号幅值与相位偏差。

方案二：采用 FPGA 数字滤波。

数字滤波器参数稳定、可调，通过 FIR 低通滤波保留 500 kHz 以内有效分量并抑制 1 MHz 及以上干扰，便于仿真验证和幅值校准。

本设计选用方案二。数字滤波器无元件老化或温漂问题，截止特性精确可控，且与后续 FFT 处理共用 FPGA 资源，无需额外硬件开销。

1.2.4 显示与通信方案比较

普通显示屏需由控制器完成绘图和界面刷新，程序复杂且占用较多资源。

本设计选用带内部 Flash 的串口屏方案。UI 预先烧录至屏幕，STM32 只需解析 FPGA 数据并通过对对象名称修改控件属性，大幅降低显示程序复杂度与 MCU

资源占用。

2 理论分析与计算

2.1 时域参数计算

AD9226 以 60 MSPS 采样率对输入信号进行模数转换，并输出 12 位并行采样数据。由于 ADC 输出为无符号数据，FPGA 首先将采样值减去中点码 2048，转换为以零点为中心的有符号数据，再完成电压参数计算。

在一帧采样数据中搜索最大值 $U_{\max}$ 和最小值 $U_{\min}$ ，输入信号峰峰值为

$$U_{pp} = U_{\max} - U_{\min} \quad (1)$$

题目规定被测信号由基波与 1 个或 2 个谐波分量组成，因此不能采用纯正弦信号峰值与有效值之间的固定关系。系统按照均方根定义计算真有效值：

$$U_{\text{rms}} = \sqrt{\frac{1}{N} \sum_{n=0}^{N-1} u^2(n)} \quad (2)$$

式中， N 为参与计算的采样点数。该方法不依赖输入波形类型，能够实现含谐波周期信号的真有效值测量，符合题目要求。

为减小随机噪声和个别异常采样点对测量结果的影响，系统对连续多帧计算结果进行平滑处理，并利用标准信号对模拟前端增益和 ADC 量化误差进行校准。

2.2 频谱分析与数字滤波

系统采用快速傅里叶变换将时域采样数据转换为频域数据。FFT 是离散傅里叶变换的快速实现，其基本表达式为

$$X(k) = \sum_{n=0}^{N-1} x(n)e^{-j2\pi kn/N} \quad (3)$$

式中， $x(n)$ 为输入采样序列， $X(k)$ 为第 k 个频点的复数频谱， N 为 FFT 点数。FPGA 根据 FFT 输出结果计算各频点幅值，并在正频率范围内进行谱峰搜索。最低频率的有效谱峰判定为基波，其余谱峰根据与基波的频率倍数关系识别为谐波。

AD9226 原始采样率为 60 MSPS。为降低 FFT 运算量并满足 500 Hz 频率分辨率要求，系统首先通过 FIR 抽取滤波器对采样数据进行 15 倍抽取，使 FFT 有效采样率降低至 4 MSPS，再采用 8192 点 FFT。频率分辨率为

$$\Delta f = \frac{f_s}{N} = \frac{4 \times 10^6}{8192} = 488.28 \text{ Hz} \quad (4)$$

满足题目规定的 500 Hz 频率分辨率要求。

在抗干扰模式下，FIR 滤波器在完成 15 倍抽取的同时限制输入信号带宽，使 500 kHz 以内的有效分量进入后续时域与频域分析模块，并降低 1 MHz 及以上单频干扰对测量结果的影响。

2.3 频谱幅值与基波频率提取

FFT 运算完成后，系统仅分析正频率轴上的频谱数据。FPGA 对各频点幅值进行阈值判断和局部峰值搜索，筛除噪声引起的小幅频谱分量，并保留基波及主要谐波分量。

第 k 个频点对应的实际频率由 FFT 有效采样率和频点序号确定。系统根据谱峰所在频点计算各分量频率，并将最低频率有效谱峰作为基波频率。频谱分量幅值则结合 FFT 缩放系数、模拟前端增益以及系统校准系数，换算为装置输入端的实际电压幅值。

由于 FFT 频点之间存在固定间隔，当实际信号频率未完全落在整数频点上时，会产生栅栏效应和频谱泄漏。系统通过提高 FFT 点数、采用多帧稳定判断和幅值校准等方式，减小频率及幅值测量误差。

2.4 完整周期波形显示

FPGA 根据基波频率截取 1 个或 3 个完整周期，并将波形和有效频谱数据抽取后发送至 STM32。STM32 生成串口屏控制指令，通过对象名称更新波形、频谱及参数控件，实现稳定显示。

3 电路与程序设计

3.1 电路设计

3.1.1 模拟前端电路

被测信号通过 BNC 接口接入模拟前端。由于输入信号峰峰值较小，直接送入 AD9226 时 ADC 量程利用率较低，模拟前端采用 5 倍固定电压增益，以提高小幅输入信号对 ADC 量程的利用率。设计时同时考虑有效信号与高频干扰叠加的最大输入情况，保证运算放大器和 AD9226 不发生明显削顶失真。




图 2 模拟前端电路原理图

3.1.2 AD9226 采集接口

系统采用 12 位、60 MSPS 的 AD9226 完成模拟信号采样，其 12 位并行数据和采样时钟直接送入 FPGA。AD9226 与 FPGA 保持共地，数据线和时钟线尽量缩短，ADC 电源引脚就近设置去耦电容，并使模拟输入与高速数字信号分区布线。

3.1.3 通信与显示接口

FPGA 通过 UART 向 STM32 发送波形、频谱和测量参数，数据帧包含帧头、数据类型、有效数据及校验信息。STM32 解析数据后，通过另一串口向 7 英寸串口屏发送对象属性修改指令。串口屏 UI 预先存储于内部 Flash，实现波形、频谱及参数显示。系统采用 5 V 单电源供电，各模块经板载稳压电路获得所需工作

电压，并保持公共地连接。

3.1.4 系统硬件集成

FPGA 核心板、STM32 控制板与 AD9226 采集模块通过自主设计的转接板互联。转接板提供各模块接口插座、5 V 转多路稳压电源及信号互连走线，将模拟前端、高速数字采集与处理控制电路集成为一体，简化了模块间连线并提高了系统可靠性。




图 3 系统转接板设计

3.2 程序设计

3.2.1 FPGA 程序设计

FPGA 程序主要由 ADC 数据接收、直流中点校正、数据缓存、FIR 抽取滤波、FFT 处理、时域参数计算、频谱参数提取和 UART 发送等模块组成。

系统启动后，FPGA 连续接收 AD9226 输出的 12 位采样数据，并将其转换为有符号数。原始采样数据经 15 倍抽取后，以 4 MSPS 有效采样率送入 8192 点 FFT 模块。FFT 运算完成后，程序对正频率范围内的频谱进行谱峰搜索，提取基波和谐波频率及幅值。同时，时域处理模块完成峰峰值和真有效值计算。

在抗干扰模式下，采样数据先经过数字滤波，抑制 1 MHz 及以上干扰分量，再进行时域和频域参数分析。全部处理结果经过数据打包后，通过 UART 发送至 STM32。




图 4 FPGA 程序流程图

3.2.2 STM32 通信与串口屏控制程序设计

STM32 完成 FPGA 数据接收、数据帧解析、按键检测和串口屏指令发送。接收到完整数据帧后，程序根据数据类型提取波形、频谱及测量参数，并通过对象名称修改串口屏控件属性。按键用于切换时域、频域模式及 1 个或 3 个周期显示。

4 测试方案与结果分析

4.1 测试环境与方法

系统采用单路 5 V 直流稳压电源供电，使用信号发生器产生基频为 500 Hz 整数倍的测试信号，经 50 Ω 同轴电缆和 BNC 接口接入装置。以信号发生器设定频率作为频率参考，以示波器测量结果作为峰峰值和真有效值参考，并与装置显示结果比较。频谱分量幅值按正弦分量峰值记录，电压数据按 1 mV 分辨率取整数。题目规定电压测量误差不大于 5 mV、基波频率误差不大于 1 kHz，各项功能应在 2 s 内完成。

4.2 测试结果

表 1 时域参数测量结果

信号	Vpp 参考/mV	Vpp 实测/mV	Vpp 误差/mV	RMS 参考/mV	RMS 实测/mV	RMS 误差/mV
u_a	190	190	0	43	42	1
u_b	216	217	1	50	50	0
$u_b + u_J$	216	215	1	50	49	1

注： $u_b + u_J$ 行所列数据为数字滤波后有效信号 u_b 的测量结果，不包含已被抑制的干扰分量 u_J 。

表 2 频域参数测量结果

信号	分量	设定/测量频率/kHz	频率绝对误差/Hz	标称/测量分量峰值/mV	幅值绝对误差/mV
u_a	基波	50/50	0	50/49	1
u_a	二次谐波	100/100	0	30/30	0
u_a	三次谐波	150/150	0	15/14	1
u_b	基波	100/100	0	60/60	0
u_b	二次谐波	200/200	0	30/29	1
u_b	四次谐波	400/400	0	20/20	0

在 $u_b + u_J$ 测试条件下，三个有效频率分量的测量值仍与设定值一致，频率绝对误差为 0 Hz，分量幅值最大绝对误差为 1 mV。

4.3 测试结果分析

在所选 500 Hz 整数倍频点下，系统测得的基波及各谐波频率均与设定值一致，频率绝对误差为 0 Hz。各频谱分量幅值绝对误差为 1~2 mV，真有效值最大误差为 1 mV，峰峰值最大误差为 1 mV。加入 1 MHz 及以上单频干扰后，各项测量结果仍满足题目要求，各项测量及显示更新时间均小于 2 s。

4.4 误差与改进分析

系统电压测量误差主要来源于模拟前端增益误差、ADC 量化误差、电源噪声及 FFT 幅值换算误差；频率测量误差主要来源于采样时钟偏差、FFT 频率栅格和频谱泄漏。系统通过零点校准、增益标定、多帧平均及数字滤波降低上述误差。

附录：源程序

1. FIR 抽取与 FFT 处理

```
/* FIR滤波及15倍抽取 */
fir_decim15 u_fir_decim15 (
    .aclk            (clk_60m),
    .s_axis_data_tvalid (adc_valid),
    .s_axis_data_tdata  (fir_input_data),
    .m_axis_data_tvalid (fir_output_valid),
    .m_axis_data_tdata  (fir_output_bus)
);
/* 8192点FFT */
fft_8192_wrapper u_fft (
    .clk_60m      (clk_60m),
    .rst_n        (rst_n),
    .sample_in     (windowed_sample),
    .sample_valid  (windowed_valid),
    .fft_re        (fft_re),
    .fft_im        (fft_im),
    .fft_bin       (fft_bin),
    .fft_valid     (fft_valid)
);
```

2. 峰峰值与真有效值计算

```
/* 峰峰值计算 */
if ($signed(sample_in) > max_value)
    max_value <= sample_in;
if ($signed(sample_in) < min_value)
    min_value <= sample_in;
vpp_code <= max_value - min_value;
/* 真有效值计算 */
sample_square <= $signed(sample_in) *
    $signed(sample_in);
sum_square <= sum_square + sample_square;
rms_value <= sqrt_result;
```

3. 频谱峰值与频率换算

```
/* 局部谱峰判断 */
local_maximum =
    (previous_power > left_power) &&
    (previous_power >= right_power);
/* 频点换算为实际频率 */
frequency_hz <=
    peak_bin * 32'd4000000 / 32'd8192;
/* 保留幅值最大的频谱分量 */
if (peak_power > peak1_power) begin
    peak1_power <= peak_power;
    peak1_bin   <= peak_bin;
end
```

4. 串口数据解析

STM32 对 FPGA 数据帧进行格式和校验检查，并解析峰峰值、有效值、频率及幅值参数。

```
if (FrameValid(rx_buf) && ChecksumOK(rx_buf))
{
    Data.Vpp_mV      = ParseHex(&rx_buf[6], 4);
    Data.Rms_mV      = ParseHex(&rx_buf[14], 4);
    Data.Fundamental_Hz = ParseHex(&rx_buf[22], 8);

    for (i = 0; i < 3; i++)
    {
        Data.Frequency_Hz[i] = ParseFrequency(rx_buf, i);
        Data.Amplitude_mV[i] = ParseAmplitude(rx_buf, i);
    }
}
```

5. 频谱归一化显示

将频率映射至 10 个频谱柱位置，幅值归一化为 0~100，并通过对象名称修改串口屏控件属性。

```
bar_pos = (uint8_t)((float)freq / max_freq * 9.0f + 1.5f);
bar_val = (uint8_t)((float)amp / max_amp * 100.0f + 0.5f);

sprintf(name, "harm%d", bar_pos);
HMI_SetVal(name, bar_val);
```

6. 阈值判断与刷新控制

当频谱分量幅值变化超过 5 mV 或显示周期改变时重新绘制波形，否则保持当前显示，减少串口屏频繁刷新。

```
if (abs((int)new_amp - (int)old_amp) > 5)
{
    Waveform_Draw();
    old_amp = new_amp;
}
```