# Microcomputertechnik

# Überblick

**Applikation** 

Algorithmus

Programmiersprache

Assemblersprache

Maschinencode


Instruktionsset


Mikroarchitektur/Gatter/Register

Transistoren

Physik

## **Software**





Ken Thompson, Dennis Ritchie

## C Keywords (Auswahl)

` ,	extern float for goto if int long	sizeof static struct switch true (C23) typedef	default do double else unsigned void	return volatile short signed register union
-----	---	---	---	--

## **Python Keywords**


False None True and as assert async	await break class continue def del elif	else except finally for from global if	<pre>import in is lambda nonlocal not or</pre>	pass raise return try while with yield	
-------------------------------------	---	--	--	--	--

## Go Keywords

break default case defer chan else const fallthrou	func go goto gh if import	interface map package range return	select struct switch type var	
--	---------------------------------------	--	---	--

https://go.dev/ref/spec#Keywords


## Aufbau und Funktion eines Microprozessors




Decoding instruction located in instruction register.

https://erik-engheim.medium.com/how-does-a-microprocessor-run-a-program-11744ab47d04


### **AVR Architektur Blockschaltbild**




### 1971: Intel 4004




## **AMD Threadripper**




## Apple M1




#### **ARM Cortex A67**



### von Neumann Architektur




## **Harvard Architektur**




### Fetch - Decode - Execute

## **Cortex-M4 Pipeline**



## **Arithmetic Logic Unit (ALU)**



#### Mindestens:

- Addition (ADD)
- Negation (NOT)
- Konjunktion (AND)

### Zusätzlich (Auswahl):

- Subtraktion
- Vergleich
- Multiplikationen / Division
- Oder
- Shift / Rotation

### **Instruction Set**

#### MIPS32 Add Immediate Instruction

001	000	00001	00010	0000000101011110
OP (	Code	Addr 1	Addr 2	Immediate value

Equivalent mnemonic: addi \$r1 , \$r2 , 350

http://lyons42.com/AVR/Opcodes/AVRAIIOpcodes.html

### **A64 Instruction Set**

#### C4.1 A64 instruction set encoding

The A64 instruction encoding is:



Table C4-1 Main encoding table for the A64 instruction set

Decode fields	Decede week or instruction were			
ор0	Decode group or instruction page			
0000	Reserved on page C4-284.			
0001	Unallocated.			
0010	SVE instructions. See <i>The Scalable Vector Extension (SVE)</i> on page A2-110.			
0011	Unallocated.			
100x	Data Processing Immediate on page C4-284.			
101x	Branches, Exception Generating and System instructions on page C4-289.			
x1x0	Loads and Stores on page C4-298.			
x101	Data Processing Register on page C4-332.			
x111	Data Processing Scalar Floating-Point and Advanced SIMD on page C4-342			

ß	1 29	28 26	25  23	22	I	- 1	- 1	- 1	0
		100	op0						

Table C4-3 Encoding table for the Data Processing -- Immediate group

Decode fields			
ор0	Decode group or instruction page		
00x	PC-rel. addressing on page C4-285		
010	Add/subtract (immediate) on page C4-285		
011	Add/subtract (immediate, with tags) on page C4-286		
100	Logical (immediate) on page C4-286		
101	Move wide (immediate) on page C4-287		
110	Bitfield on page C4-288		
111	Extract on page C4-288		

31 30 29 28 27 26 25 24 23 22 21	10	9   5	4 0
sf op S 1 0 0 0 1 0 sh	imm12	Rn	Rd

Decode fields		elds	In atmostic and a second
sf	ор	s	Instruction page
0	0	0	ADD (immediate) - 32-bit variant
0	0	1	ADDS (immediate) - 32-bit variant
0	1	0	SUB (immediate) - 32-bit variant
0	1	1	SUBS (immediate) - 32-bit variant
1	0	0	ADD (immediate) - 64-bit variant
1	0	1	ADDS (immediate) - 64-bit variant
1	1	0	SUB (immediate) - 64-bit variant
1	1	1	SUBS (immediate) - 64-bit variant

#### **Instruction Set**




Figure 5: Instruction set

#### **Assembler**

```
mov a, 10000 ; Grenzwert der Drehzahl
mov b, 30 ; Grenzwert der Temperatur
mov 0,1 ; Abschaltsignal
:loop
       ; Markierung im Programmfluss (keine Instruktion, wird vom Assembler für Sprungadressen verwendet)
in d,PORT1 ; einlesen der aktuellen drehzahl-Werte
in t,PORT2 ; einlesen der aktuellen temp-Werte
:drehcheck
           ; prüfe die Drehzahl
cmp d,a
jg tempcheck; wenn Grenzwert nicht erreicht, springe zu :tempcheck
out PORT3,0 ; Grenzwert erreicht! setze Abschaltsignal
:tempcheck
cmp t,b
            ; prüfe die Temperatur
jg loop ; wenn Grenzwert nicht erreicht, springe zu :loop
out PORT3,0 ; Grenzwert erreicht! setze Abschaltsignal
jmp loop
            ;unbedingter Sprung zur Marke :loop (Endlosschleife)
```


https://de.wikipedia.org/wiki/Echtzeitsystem

### Reduced Instruction Set Computer (RISC)

- Opcode hat eine feste Länge
- Meistens 1 Takt pro Operation
- Load/Store Architektur: Separate Lade und Speicher-Befehle
- Hohe Anzahl an Registern für Zwischenresultate
- Oft Harvard-Architektur
- Grundsätzlich: Einfachere Architektur, einfacher für Compiler
- Alles andere: CISC

SoC vs Microprocessor vs Microcontroller


## Microcontroller: ATmega328P




## System on Chip (SoC)


#### Herz des Raspberry Pi 4: Broadcom BCM2711

Das System-on-Chip (SoC) BCM2711 vereint nicht nur vier CPU-Kerne mit einer GPU, sondern enthält auch Controller für viele Schnittstellen.







Samsung Galaxy S3



### Microprocessor: AMD Ryzen Threadripper





### Advanced RISC Machine (ARM)

"Arm licenses processor designs to semiconductor companies that incorporate the technology into their computer chips.

Licensees pay an up-front fee to gain access to our technology, and a royalty on every chip that uses one of our technology designs.


Typically, the royalty is based on the selling price of the chip."

(https://group.softbank/en/ir/financials/annual\_reports/2021/message/segars, 08.01.2024)

## **Company Highlights**







70%

of the world's population uses Arm-based products 270Bn+

Arm-based chips shipped to date


99%

of smartphones run on Arm-based processors

50%


of all chips with processors are Armbased

## Strukturgrösse




### **Pipelining**

#### Befehlsverarbeitung mit Pipelining



#### Befehlsverarbeitung ohne Pipelining



#### A - Befehlscode laden (IF, Instruction Fetch)

In der Befehlsbereitstellungsphase wird der Befehl, der durch den Befehlszähler adressiert ist, aus dem Arbeitsspeicher geladen. Der Befehlszähler wird anschließend hochgezählt.

#### B - Instruktion dekodieren und Laden der Daten (ID, Instruction Decoding)

In der Dekodier- und Ladephase wird der geladene Befehl dekodiert (1. Takthälfte) und die notwendigen Daten aus dem Arbeitsspeicher und dem Registersatz geladen (2. Takthälfte).

#### C - Befehl ausführen (EX, Execution)

In der Ausführungsphase wird der dekodierte Befehl ausgeführt. Das Ergebnis wird durch den Pipeline-latch gepuffert.

#### D - Ergebnisse zurückgeben (WB, Write Back)

In der Resultatspeicherphase wird das Ergebnis in den Arbeitsspeicher oder in den Registersatz zurückgeschrieben.