Pracownia Elementów i Urządzeń Cyfrowych
Sala 016 C-3

Układy cyfrowe i systemy wbudowane 1

LABORATORIUM

	Termin	Temat ćwiczenia
0.	Wprowadzenie	Sprawy organizacyjne, podział na grupy laboratoryjne, szkolenie BHP.
1.	AUP-ZU3 1	Tworzenie i symulacja projektów opisanych w języku VHDL w środowisku Vivado; konfigurowanie i praca z płytą AUP-ZU3.
2.	AUP-ZU3 2	Diagramy blokowe Vivado; generowanie sygnałów zegarowych i układy sekwencyjne.
3.	AUP-ZU3 3	Moduły do obsługi urządzeń zewnętrznych.
4.	AUP-ZU3 4	Maszyny stanów w języku VHDL.
5.	AUP-ZU3 5	Maszyny stanów realizujące zaawansowane algorytmy obsługi urządzeń WE/WY (klawiatura PS/2, wyświetlacz OLED, itp.).
6.	AUP-ZU3 6	Współpraca projektu sprzętowego FPGA oraz procesorowego ARM w układzie Zynq.
7.	AUP-ZU3 7	Współpraca projektu sprzętowego oraz procesorowego – c.d.. Wystawianie ocen końcowych.

Literatura

Strona UCiSW1 (ePortal PWr): Środowisko Vivado – podstawy, dokument PDF

Strona UCiSW1 (ePortal PWr): Płyta rozszerzająca AUP-ZU3, dokument PDF

Strona UCiSW1 (ePortal PWr): opisy dedykowanych modułów do obsługi urządzeń WE/WY

RealDigital, Inc.: Dokumentacja płyty AUP-ZU3, https://www.realdigital.org/hardware/aup-zu3

Literatura uzupełniająca

AMD, Inc.: Vivado Design Suite User Guide: Using the Vivado IDE (UG893.pdf), www.amd.com

AMD, Inc.: Vivado Design Suite User Guide: Synthesis (UG901.pdf), www.amd.com

AMD, Inc.: UltraScale Architecture Libraries Guide (UG974.pdf), www.amd.com