
## VYSOKÉ UČENÍ TECHNICKÉ FAKULTA INFORMAČNÍCH TECHNOLOGIÍ

INC-projekt Výstupná správa

## 1 RTL schéma



Obvod¹ je riadený konečným automatom s označením **FSM**. Prechody a stavy automatu sú popísané v ďalšej časti správy.

Obvod obsahuje 3-bitový čítač **STRT\_CNT**. Počíta 8 nábežných hrán hodinového signálu, odkedy na DIN príde '0' signalizujúca start bit. Je povoľovaný výstupom **START\_BIT\_CE** z automatu. Reset je negáciou povolenia. Ak je v hodnote '111', komparátor **E2** je v logickej '1' (mid bit start bitu).

Ďalší 3-bitový čítač **BIT\_CNT** určuje, číslo prečítaných bitov. Je povoľovaný and hradlom **&\_1**, je v logickej '1' práve keď prešlo 16 hrán CLK (mid bit) a výstup **BIT\_CE** automatu je tiež '1'. Ak je jeho hodnota '111', výstup komparátoru **E3** je v logickej '1' (koniec slova).


4-bitový čítač **CLK\_CNT** počíta 16 hrán hodinového signálu. Ak je v hodnote '1111', výstup komparátoru **E1** je v logickej '1' (mid bit). Je povoľovaný výstupom **CLK\_CE** z **FSM**, reset je jeho negáciou.

Do výstupných registrov (**REG\_0 – REG\_7**) je privedená hodnota z registru **REG\_DIN**. Povolenie zápisu jednotlivých registrov je riadené dekodérom **DC**. Výberový vstup dekodéru **SLC** je 3-bitový, určený výstupnou hodnotou **BIT\_CNT**. Povoľ ovací vstup dekodéru je určený výstupnou hodnotou registru **REG\_SLOW**. Tento register je v obvode z dôvodu povoľ ovania **DC** v správnom čase. Jeho hodnota je určená výstupom **&\_2** hradla, ktorého vstupy sú signál **E1** a negácia **E3**.

8-bitový výstup **DOUT** je hodnota zo všetkých registrov. **DOUT\_VLD** je v logickej '1' práve vtedy keď výstupné slovo je platné, riadený **FSM**.

<sup>&</sup>lt;sup>1</sup>Vstupy **CLK** nie sú v návrhu pripojené, sú však znázornené. V celom obvode je len jeden **CLK**.

## 2 Automat



STAVY: IDLE, START\_BIT, DATA\_WAIT, DATA, STOP\_BIT, VALIDITY

VSTUPY: START\_MID, DIN\_FSM, DATA\_READ, WORD\_END

MOOROVE VÝSTUPY: START\_BIT\_CE, CLK\_CE, BIT\_CE, VLD, BIT\_RST

Tento Moorov automat má 6 stavov, ktoré sú vyznačené oválmi. Pätica čísel v ovále predstavuje Moorove výstupy. Prechodové hrany sú zobrazené šípkami, pri každej je určená aj podmienka prechodu<sup>2</sup>.

Počiatočný stav je **IDLE**. V tomto stave sa nastaví výstup **BIT\_RST** na '1', ktorý nuluje vybrané registre a čítače (viz RLT schéma). Ak na vstup **DIN\_FSM** príde '0', automat prechádza do stavu **START\_BIT** a výstup **START\_BIT\_CE** sa nastaví na '1'.

V momente, keď je vstup **START\_MID** '1' a **DIN\_FSM** '1', prechádza naspäť do stavu **IDLE**, pretože mid bit start bitu neodpovedá validnej hodnote. Ak je **DIN\_FSM** '0' a **START\_MID** '0', prechádza do stavu **DATA\_WAIT**, kde ostáva po dobu 16 taktov, resp. pokiaľ **DATA\_READ** nie je '1' a pokračuje do stavu **DATA**.


V tomto stave sa nastaví **CLK\_CE** a **BIT\_CE** na '1', teda obvod počíta 16 taktov a prečítanie jednotlivých bitov. V momente kedy vstup **WORD\_END** je '1', teda celé slovo je prečítané, pokračuje do stavu **STOP\_BIT** a nastaví **CLK\_CE** na '1', obvod počíta d'alších 16 taktov za účelom overenia hodnoty mid bitu stop bitu.

Ak prejde 16 taktov (**DATA\_READ** je '1') a hodnota mid bitu je validná (**DIN\_FSM** je '1'), automat prejde do stavu **VALIDITY**, kde sa nastaví **VLD** na '1' signalizujúci validné slovo na výstupe.

Z tohto stavu automat bezpodmienečne prechádza naspäť do stavu IDLE, kde očakáva start bit.

<sup>&</sup>lt;sup>2</sup>Prechodové hrany *else* sú implicitné z dôvodu, že automat má len Moorove výstupy.

## 3 Simulácia v GTKWave



 $\mathcal{C}$