

# TECH+FPGA Guide

- Vivado setup

Prvi korak jeste skidanje zip fajla sa git repozitorijuma, adresa je [https://github.com/filip-stefanovic-bitsolver/hakaton\\_2023\\_eee](https://github.com/filip-stefanovic-bitsolver/hakaton_2023_eee).

Fajlovi za učitavanje projekta u Vivadu se nalaze u `hakaton_vivado/` direktorijumu. Potrebno je izvršiti sledeće korake kako biste učitali projekat:

1. Otvoriti Vivado 2021.1
2. Odabrati putanju Tools-> Run Tcl Script
3. Navigirati do `hakaton_vivado` direktorijuma
4. Izabrati `hakaton.tcl` i pokrenuti izvođenje.


Projekat će biti kreiran unutar direktorijuma u kome se nalazi `hakaton.tcl` skripta. Projekat će biti imenovan `hakaton_eee` i sadrži 2 DMA kontrolera, `example_design` i 4 Logic Analyzer-a. Prvi DMA koristi 8bitnu AXI Stream magistralu za slanje slike ka dizajnu i prijem obradjene slike sa dizajna. Drugi DMA samo vrši prijem obradjene slike, ali sa 16bitne AXI Stream magistrale. Modul `example_design` je primer dizajna koji prihvata piksele sa AXI Stream magistrale i zatim ih shift-uje nalevo ili nadesno. Takođe ima integrisan AXI-APB bridge kojim se može pristupiti memorijski-mapiranim registrima (ukoliko ima potrebe za time). Logic Analyzer-i se mogu koristiti za posmatranje AXI magistrala koje se koriste u komunikaciji sa dizajnom.

Vasu implementaciju zadatka treba da integrisete u ovaj projekat.

- Jupiter notebook setup


Dizajn je moguće koristiti pomoću python interaktivne konzole - jupyter notebook-a. Nakon boot-ovanja OS-a će jupyter notebook biti dostupan na IP adresi, kojoj treba pristupiti preko vašeg browsera. Da biste znali koju IP adresu koristite za pristup treba da ispratite sledeće korake.

1. Kada programirate pločicu, treba da pogledate na koji port je pločica povezana. Ovo možete da vidite u Device Manager-u -> Ports (COMX).



Slika 1. Provera na koji port je pločica povezana

2. Nakon toga treba da pokrenete Putty aplikaciju i da je podesite kao na slici.



Slika 2. Konfiguracija Putty za serijski pristup

3. Kada Vam se otvori terminal treba da ukucate komandu *ifconfig* I IP adresu koja vam je prikazana kucate u browser. Bitno je da posle IP adrese navedete I port 9090, koji je svima isti (Primer. 10.100.2.200:9090).

```

COM4 - PuTTY
xilinx@pynq:~$
xilinx@pynq:~$ ifconfig
eth0: flags=4163<UP,BROADCAST,RUNNING,MULTICAST> mtu 1500
    inet 10.100.5.84 netmask 255.255.255.0 broadcast 10.100.5.255
    inet6 fe80::200:18ff:fe3e:29f prefixlen 64 scopeid 0x20<link>
    ether 00:00:18:3e:02:9f txqueuelen 1000 (Ethernet)
    RX packets 26 bytes 2590 (2.5 KB)
    RX errors 0 dropped 8 overruns 0 frame 0
    TX packets 65 bytes 7754 (7.7 KB)
    TX errors 0 dropped 0 overruns 0 carrier 0 collisions 0
    device interrupt 36 base 0xb000

eth0:1: flags=4163<UP,BROADCAST,RUNNING,MULTICAST> mtu 1500
    inet 192.168.2.99 netmask 255.255.255.0 broadcast 192.168.2.255
    ether 00:00:18:3e:02:9f txqueuelen 1000 (Ethernet)
    device interrupt 36 base 0xb000

lo: flags=73<UP,LOOPBACK,RUNNING> mtu 65536
    inet 127.0.0.1 netmask 255.0.0.0
    inet6 ::1 prefixlen 128 scopeid 0x10<host>
    loop txqueuelen 1000 (Local Loopback)
    RX packets 92 bytes 6520 (6.5 KB)
    RX errors 0 dropped 0 overruns 0 frame 0
    TX packets 92 bytes 6520 (6.5 KB)
    TX errors 0 dropped 0 overruns 0 carrier 0 collisions 0

xilinx@pynq:~$

```


Slika 3. IP adresa pristupa browser-u

Fajlovi za testiranje projekta se nalaze u direktorijumu jupyter\_demo. Lozinka za pristup pločici je xilinx. Nakon što se ulogujete ćete videti ovakvu strukturu direktorijuma:




Slika 4. Prvobitni izgled direktorijuma

Potrebno je kreirati direktorijum /hakaton.



Slika5. I 6. Kreiranje direktorijuma I promena imena

Unutar njega upload-ovati sve fajlove iz jupiter\_demo direktorijuma.



Slika 7. Upload file


Direktorijum /hakaton treba da izgleda ovako:



Slika 8. Izgled direktorijuma hakaton

Nakon toga otvorite hakaton\_demo.ipynb, gde se nalazi primer python koda kojim se učitava slika, šalje koriscenjem DMA kontrolera (`dma0.sendchannel.transfer(input_buffer)`), i zatim se obradjena slika se prima koriscenjem 2 DMA kontrolera (`dma0.recvchannel.transfer(output_buffer1)` `dma1.recvchannel.transfer(output_buffer2)`). Takodje ima primere upisa u memorijski-mapirane registre, kao i koriscenje tajmera za merenje performansi.

Mozete izvršiti sve instrukcije pritiskom na Cell:



Slika 9. Pokretanje Celija u notebook-u

Mozete menjati demo notebook po svojoj potrebi. U sledecem poglavlju je ukratko opisana HW-SW veza.

- Ucitavanje novog dizajna na pločicu

Nakon svake izmene u dizajnu je neophodno zameniti `accelerator_top.bit` i `accelerator_top.hwh` fajlove, koje ste upload-ovali prilikom setup-a Jupiter notebook-a. Tako će najnovija verzija dizajna biti korišćena prilikom pokretanja `hakaton_demo.ipynb` notebook-a.

Potrebno je izvršiti sintezu, implementaciju i ispis bitstream-a.

Ekstenzija `.bit` označava bitstream fajl - on se automatski generise nakon gore navedenih koraka, na putanji `hakaton_eee\hakaton_eee.runs\impl_1/accelerator_top_wrapper.bit`. Ekstenzija `.hwh` označava hardware handoff fajl, neophodan je da bi SW znao kako da komunicira sa dizajnom, a generise se u `hakaton_eee\hakaton_eee.gen\sources_1\bd\accelerator_top\hw_handoff/accelerator_top.hwh`, takodje prilikom izvršavanja koraka opisanih iznad.

Ovi fajlovi se učitavaju u prvom koraku `hakaton_demo.ipynb`. Neophodno je da imaju isto ime, tako da ih treba preimenovati pre pokretanja notebook-a. Ime koje notebook koristi je definisano ovom linijom:


`ol = Overlay("/home/xilinx/jupyter_notebooks/hakaton/accelerator_top.bit")`, a na osnovu toga se očekuje i `accelerator_top.hwh`. Imena mogu biti proizvoljna.

- AXI Stream (AXIS) protokol

Na slici je prikaz svih signala koji cine AXI-Stream interfejs, u slučaju AXI master komponente zajedno sa kratkim objašnjenjem svakog od signala. U slučaju AXI slejv komponente AXI-Stream interfejs bi se sastojao iz istih signala, samo bi smer svakog od njih bio obrnut.

Naziv signala	Opis signala
<i>m_axis_aclk</i>	Sinhronizacioni signal AXI interfejsa.
<i>m_axis_aresetn</i>	Reset signal AXI interfejsa.
<i>m_axis_tdata</i>	Magistrala podataka.
<i>m_axis_tvalid</i>	Indikacija da je tekući podatak validan.
<i>m_axis_tready</i>	Indikacija da je AXI slejv spreman da primi sledeći podatak.
<i>m_axis_tlast</i>	Indikacija da je tekući podatak ujedno i poslednji podatak koji je potrebno preneti.

Na narednoj slici su prikazani talasni oblici signala AXI-Stream interfejsa AXI-Stream mastera prilikom transakcije prenosa bloka podataka. Proces prenosa započinje kada AXI-Stream master postavi prvi podatak na *m\_axis\_tdata* magistralu i podigne *m\_axis\_tvalid* signal na jedinicu. Postavljeni podatak ostaje na *m\_axis\_tdata* magistrali sve dok AXI-Stream slejv modul ne signalizira AXI-Stream masteru da je spreman za prihvatanje sledećeg podatka, postavljajući *m\_axis\_tready* signal na jedinicu, što se lepo može videti na slici. Kada AXI-Stream master uoči da je AXI-Stream slejv spreman za prijem sledećeg podatka, on u sledećem taktu na *m\_axis\_tdata* magistralu postavlja sledeći podatak. Ukoliko iz nekog razloga AXI-Stream master nije u stanju da postavi sledeći podatak na *m\_axis\_tdata* magistralu, on ovu činjenicu signalizira AXI-Stream slejvu spuštanjem *m\_axis\_tvalid* podatka. Opisani postupak prenosa podataka nastavlja se dok se ne dodje do poslednjeg podatka koji je potrebno preneti. Kada AXI-Stream master postavi poslednji podatak na *m\_axis\_tdata* magistralu i označi ga kao validan, postavljajući *m\_axis\_tvalid* signal na jedinicu, istovremeno postavlja i *m\_axis\_tlast* signal na jedinicu, signalizirajući da je reč o poslednjem podatku iz tekućeg paketa. Nakon što AXI-Stream slejv preuzme i ovaj podatak, postavljajući *m\_axis\_tready* signal na jedinicu, tekuća transakcija prenosa bloka podataka je završena.



Slika 10. Talasni oblici signala AXI Stream protokola




- Uputstvo kako koristiti Logic Analyzer-e

Pored mogucnosti simulacionog testiranja funkcionalnosti vasesg sistema (eng. testbench), postoji mogucnost testiranja u realnom vremenu pomocu Logic Analyzer-a. U projektu imate 4 Logic Analyzer-a koji su objasnjeni u narednoj tabeli.

Broj Logic Analyzer-a	Naziv	Sta proverava
1.	ILA_0	Provera slanje podataka od prvog DMA do vasesg dizajna
2.	ILA_1	Provera slanje podataka od vasesg dizajna do prvog DMA (8bit podaci)
3.	ILA_2	Provera slanje podataka od vasesg dizajna do drugog DMA (16bit podaci)
4.	ILA_3	Provera slanje podataka na AXI-APB bridge ( ukoliko ima potrebe za tim)


Koriscenje Logic Analyzer-a se radi u trenutku kada imate izgenerisan bitstream I programiranu plocicu.

Bitstream generisete pokretanjem opcije Generate Bitstream.




Slika 11. Generisanje Bitstream-a

Nakon sto se uspesno generise bitstream sledeci korak jeste pokretanje Open Hardware Manager -> Open target -> Auto Connect -> Program device. Ovim ce se vasa implementacija programirati ("spustiti") na plocicu.




Slika 12. Programiranje pločice

Nakon što programirate pločicu, treba da vam se pojavi displej za svaki od 4 Logic Analyzer-a.




Slika 13. Programirana pločica

Naredni korak jeste da u kartici Trigger Setup dodate uslove koje hocete da pratite. Primer hocete da vidite kada se signal *TLAST* promeno na '1'. Kako se to setuje mozete da vidite na narednoj slici.



Slika 14. Trigger setup

Da vidite kada se ovaj signal triggerovao, morate da pokrenete dve stvari u datom redosledu. Prvo pokrenete rad ILA-e u Vivadu, a nakon toga pokrecete u Jupiter nootbook-u celiju (eng. Cell) za transakciju podataka izmedju DMA I vaseg dizajna. Ukoliko je sve ispravno treba da se vratite na Vivado i pogledate da li je Logic Analyzer uhatio ovu promenu. Ova tri koraka su prikazana u naredne tri slike.



Slika 15. Pokretanje Logic Analyzer-a


```
In [ ]: t1 = time.perf_counter()

dma0.sendchannel.transfer(input_buffer)
dma0.recvchannel.transfer(output_buffer1)
dma1.recvchannel.transfer(output_buffer2)

dma0.sendchannel.wait()
dma0.recvchannel.wait()
dma1.recvchannel.wait()

t2 = time.perf_counter()
```

Slika 16. Pokretanje Celije za transfer podataka



Slika 17. Prikaz kako je Logic Analyzer uhvatio situaciju kada se signal *TLAST* trigerovao