## **ESPECIFICAÇÃO DO PROJETO (Primeira Unidade)**

## Projeto da ULA

O projeto da ULA precisa ser acoplado a um decodificador binário para display de sete segmentos que também será desenvolvido. Este projeto da primeira unidade deve ser desenvolvido totalmente baseado em portas lógicas.

O projeto deve estar pronto para baixar na placa de prototipação DE2-70, inclusive com as pinagens configuradas. As respectivas pinagens (associação de um sinal entrada/saída com um pino do FPGA) estão especificadas abaixo.

Deverá ser entregue um relatório impresso ao monitor juntamente com o código fonte (pasta completa do projeto compactada), detalhando cada fase desenvolvida, que deve conter:

- a) Capa com identificação dos alunos
- b) Visão Geral do Projeto (figura ilustrando o sistema completo em blocos). Explicar sucintamente nesta etapa cada módulo desenvolvido.
- c) Tabelas da Verdade (sempre que aplicável) e cálculos (reduções e mapas-k)
- d) Circuito projetado de cada módulo e simulação (waveform)
- e) Circuito com todo sistema conectado e simulação (waveform)
- f) Conclusão

A unidade lógica e aritmética deverá ser capaz de executar as seguintes operações, que serão selecionadas a partir dos códigos da tabela abaixo:

Seleção			Função
S <sub>2</sub>	S <sub>1</sub>	S <sub>0</sub>	
0	0	0	F = A + B
0	0	1	F = A - B
0	1	0	F = Complemento a 2 de B
0	1	1	F = A = B
1	0	0	F = A > B
1	0	1	F = A < B
1	1	0	F = A AND B
1	1	1	F = A XOR B

### Entradas:

- 1. Dois vetores A e B de 5 bits (1 para o sinal e 4 para o módulo) representando os operandos. O formato é sempre este na entrada. O usuário não deve ser preocupar com complemento de 2. Se o número for negativo, o bit mais significativo deve ser 1 caso contrário 0.
- 2. Um vetor S de 3 bits representando o seletor da operação segundo a tabela anterior.

#### Saídas:

- 1. Um vetor F de 5 bits representando o resultado da operação (para os casos em que a operação retorna um vetor), como indicado na figura abaixo. O quinto bit na saída, bit mais significativo, é o carry e não o bit de sinal. Este dado deve ser binário e não complementado a dois. Qualquer complementação necessária deve ser feita internamento na ULA.
- 2. 1 (LED) para indicar que o resultado é negativo (aceso quando negativo e apagado quando positivo).
- 3. 1 (LED) representando o status (para as operações que retornam um booleano).
- 4. 5 LEDs para replicar a saída F. O resultado da operação aritmética deve ser mostrada nos displays de 7 segmentos e também replicada nesses 5 leds. Nesses leds devem também ser mostrados as operações de AND e XOR bit a bit, assim como complemento 2, soma e subtração.

## Decodificador BCD para display de 7 segmentos

Para que seja possível exibir os números no display da placa DE2-70, o projeto da ULA deve estar acoplado a um decodificador. Os leds de cada display acendem quando colocado nível lógico 0.

#### **Entradas:**


1. Um número binário de 5 bits onde o quinto bit é o carry. O bit de sinal deve ser tratado separadamente e enviado diretamente para o LED respectivo.

## Saídas:

1. Dois vetores de 7 bits representando os 2 displays, segundo a tabela abaixo, um para a dezena e outro para a unidade do número binário de 5 bits gerado (F) a partir da ULA. O display deve mostrar até no máximo 30 (15+15 = 30, máximo possível em 4 bits).

**OBS**: Os displays devem funcionar apenas nas operações de soma e subtração. Para todas as outras os displays devem ficar apagados.

## Diagrama do Projeto




### Observações

Os números A e B usados como entrada devem replicar os valores em displays de sete segmentos, assim como a saída F.

## Pinagem:

O FPGA Cyclone II para o qual o projeto será baixado é o EP2C70F896C6.



Signal Name	FPGA Pin No.	Description	
HEX1_D[0]	PIN_AG13	Seven Segment Digit 1[0]	
HEX1_D[1]	PIN_AE16	Seven Segment Digit 1[1]	
HEX1_D[2]	PIN_AF16	Seven Segment Digit 1[2]	
HEX1_D[3]	PIN_AG16	Seven Segment Digit 1[3]	
HEX1_D[4]	PIN_AE17	Seven Segment Digit 1[4]	
HEX1_D[5]	PIN_AF17	Seven Segment Digit 1[5]	
HEX1_D[6]	PIN_AD17	Seven Segment Digit 1[6]	
HEX1_DP	PIN_AC17	Seven Segment Decimal Point 1	

Signal Name	FPGA Pin No.	Description	
SW[0]	PIN_AA23	Toggle Switch[0]	
SW[1]	PIN_AB26	Toggle Switch[1]	
SW[2]	PIN_AB25	Toggle Switch[2]	
SW[3]	PIN_AC27	Toggle Switch[3]	
SW[4]	PIN_AC26	Toggle Switch[4]	
SW[5]	PIN_AC24	Toggle Switch[5]	
SW[6]	PIN_AC23	Toggle Switch[6]	
SW[7]	PIN_AD25	Toggle Switch[7]	
SW[8]	PIN_AD24	Toggle Switch[8]	
SW[9]	PIN_AE27	Toggle Switch[9]	
SW[10]	PIN_W5	Toggle Switch[10]	
SW[11]	PIN_V10	Toggle Switch[11]	
SW[12]	PIN_U9	Toggle Switch[12]	
SW[13]	PIN_T9	Toggle Switch[13]	
SW[14]	PIN_L5	Toggle Switch[14]	
SW[15]	PIN_L4	Toggle Switch[15]	
SW[16]	PIN_L7	Toggle Switch[16]	
SW[17]	PIN_L8	Toggle Switch[17]	

Table 5.1. Pin assignments for the toggle switches.

# Informações sobre clock (Neste projeto não será necessário)

Signal Name	FPGA Pin No.	Description
CLK_28	PIN_E16	28 MHz clock input
CLK_50	PIN_AD15	50 MHz clock input
CLK_50_2	PIN_D16	50 MHz clock input
CLK_50_3	PIN_R28	50 MHz clock input
CLK_50_4	PIN_R3	50 MHz clock input
EXT_CLOCK PIN_R29		External (SMA) clock input

Table 5.5. Pin assignments for the clock inputs.