Introdução ao PERF

Filipe Oliveira

Departamento de Informática Universidade do Minho Email: a57816@alunos.uminho.pt

1. Introdução - Contextualização do PERF

2. Contextualização das métricas de performance em estudo

3. Caracterização do Hardware do ambiente de testes

Especificadas as métricas de performance em estudo, resta-nos especificar os ambientes de teste nos quais pretendemos realizar as benchmarks. Através da análise do hardware disponível no Search6 ¹, uma das nossas plataformas de teste, foram seleccionados nós do tipo compute-431, sendo a disponibilidade global dos mesmos o principal factor. Iremos ainda incluir no caso de estudo o **student laptop** dado que pretendemos, para a primeira fase do caso de estudo recorrer à ferramenta **dtrace** como forma de monitorização da criação e terminação de "light-weight processes". Nas tabelas 1 e ?? encontram-se especificadas as principais características dos sistemas em teste.

TABLE 1. CARACTERÍSTICAS DE HARDWARE DO NÓ 431

Sistema	compute-431
# CPUs	2
CPU	Intel® Xeon® X5650
Arquitectura de Processador	Nehalem
# Cores por CPU	6
# Threads por CPU	12
Freq. Clock	2.66 GHz
Cache L1	192KB (32KB por Core)
Cache L2	1536KB (256KB por Core)
Cache L3	12288KB (partilhada)
Ext. Inst. Set	SSE4.2
#Memory Channels	3
Memória Ram Disponível	48GB
Peak Memory BW Fab. CPU	32 GB/s

4. Determinação do tempo médio necessário para criar e terminar um fio de execução

4.1. Nós compute-**431**

Por forma a calcular o tempo médio necessário para criar e terminar um fio de execução foi criado um kernel,

que apenas realizava essas mesmas operações e registados os valores para os diferentes número de threads. A tabela ?? apresenta a relação entre média e desvio padrão de criação/terminação para um diferente número de POSIX Threads para os nós do tipo compute-431.

TABLE 2. PERFORMANCE EVENTS (NAIVE VS. INTERCHANGE) PARA O NÓ COMPUTE-431

# EVENT NAME	NAIVE	INTERCHANGE
cpu-cycles	535187277	399561216
instructions	1044692763	1152237507
cache-references	8196140	429971
cache-misses	36522	43034
branch-instructions	126101720	132065934
branch-misses	258384	249858
bus-cycles	0	0
L1-dcache-loads	246027409	253077242
L1-dcache-load-misses	56436199	7577858
L1-dcache-stores	9973628	128034804
L1-dcache-store-misses	322982	106020
LLC-loads	7391770	262810
LLC-load-misses	2671	1001
LLC-stores	218407	69369
LLC-store-misses	18512	0
dTLB-load-misses	2239	950
dTLB-store-misses	446	9
iTLB-load-misses	0	0
branch-loads	129163483	129898962
branch-load-misses	5688441	5560030

TABLE 3. Performance events (naive vs. interchange) para o nó compute-431

RATIO OR RATE	NAIVE	INTERCHANGE
Elapsed time (seconds)	0.2041	0.1597
Instructions per cycle	1.95 IPC	2.88 IPC
L1 cache miss ratio	22,9389 %	2,9942 %
L1 cache miss rate PTI	54,0218	6,5766
L3 cache miss ratio	0,0361 %	0,3808 %
Data TLB miss ratio	0,00027	0,0022
Data TLB miss rate PTI	0,0021	0,0008
Branch mispredict ratio	0,002	0,0019
Branch mispredict rate PTI	0,2473	0,2168

^{1.} Services and Advanced Research Computing with HTC/HPC clusters

TABLE 4. Sampling mode: large_naive vs. large_interchange para o nó compute-431

# EVENT NAME	NAIVE	INTERCHANGE
Elapsed time		
instructions	samples	samples
cycles	samples	samples
cache-references	samples	samples
cache-misses	samples	samples
LLC-loads	samples	samples
LLC-load-misses	samples	samples
dTLB-load-misses	samples	samples
branches	samples	samples
branch-misses	samples	samples

5. Conclusão