PROJETO: SNAKE

PSI3441 - PROJETO DE CIRCUITOS LÓGICOS INTEGRADOS.

#### FILIPE GABRIEL SANTOS VALENTIM 9837761 PROFESSOR: DR. MARIUS STRUM.

Este relatório está dividido em 3 etapas que comprovam cada parte do funcionamento do snake. (Reorganizei as duas primeiras partes do relatório sugerido para facilitar a divisão de assuntos).

- 1 Reapresentação da LFSR Galois e sua integração ao SNAKE.
  - A) O polinômio requerido
  - B) A Máquina requerida
  - C) Descrição VHDL
  - D) Análise
  - E) Integração ao SNAKE
    - E.1)O trecho correspondente à entity e à arquitetura do módulo lfsr.
    - E.2) Instanciação do componente lfsr dentro do módulo num\_gen.
    - E.3) Imagem do ModelSim, onde fique evidente o valor da semente e os primeiros 5 valores.
    - E.4) Comparação entre os números aleatórios com aqueles obtidos por software on-line.
    - E.5) Apresentação dos 5 endereços de memória correspondentes aos 5 números acima.
    - E.6) Trecho do arquivo run\_sim\_1.do correspondente aos sinais acima.
- 2) Resultados das simulações do VHDL final (snake completo) e do seu testbench no ModelSim (para a condição de "game over")
- 3) Resultados das simulações do VHDL final (snake completo) e do seu testbench no ModelSim (situação de jogo longo)

#### 1 - Reapresentação da LFSR Galois e sua integração ao SNAKE.

OBJETIVOS DA ETAPA: Descrever em VHDL uma máquina geradora de números pseudoaleatórios de Galois com grau 12. Adicionalmente, implementei um sistema de semente e polinômio gerador variáveis, permitindo que a aleatoriedade seja aumentada.

#### A) O polinômio requerido:

O polinômio é baseado no número USP do aluno, sendo:

 $9837761 \mod 2048 = 1217$ 

Após isso, deve-se transformar em binário, ou seja:


1217 = 0b10011000001

Por fim, adiciona-se os dois números obrigatórios de começo e fim:

Com 13 dígitos: 1100110000011 Portanto, o polinômio final é: X12 + X11 + X8 + X7 + X1 + 1


#### B) A Máquina requerida:

Seguindo a descrição da apostila, temos a seguinte máquina:




#### C) Descrição VHDL

Usando generate, repete-se o bloco abaixo 12 vezes. A 13ª, última, trata-se apenas de uma realimentação (feedback).



O código está na página abaixo. Esta descrição foi testada com um testbanch e stimuli generator, que levam a seguinte carta de tempos.



#### D) Análise:

A sequência seguida foi, sim, igual a do site recomendado. Sendo os primeiros 10 termos: 67D, CFA, 077, 0EE, 1DC, 388, 770, EE0, 443, 886. Quando a saída do circuito é a mesma do padrão que se usa para testá-lo, é chamado de *aliasing*.

OBS: na descrição VHDL, apesar de *seed* e *coeficients* serem descritos como *generic*, também é possível descrevê-los como sinais para que possam ser mudados em tempo de execução.

#### E) Integração ao SNAKE

E.1)O trecho correspondente à entity e à arquitetura do módulo lfsr.

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
use IEEE.NUMERIC STD.all;
entity FLSR is
      generic
      (
            SIZE
                               : NATURAL := 12;
                               : UNSIGNED := b"100000110011"; -- x^0 ----> x^12
            COEFICIENTS
            SEED
                               : UNSIGNED := b"11111111111"
      );
      __**************
      __**
                         ATENCAO
      --** APESAR DE X0 ESTAR NA FUNCAO, SEU *
      --** COEFICIENTE PRECISA SER DESCONSID *
      --** ERADO. ELE JA FOI IMPLEMENTADO FI *
      --** SICAMENTE NO CIRCUITO, NO CODIGO. *
      __***************
      port
            clk
                         : in STD LOGIC;
                         : in STD LOGIC;
            res
            function out : out STD LOGIC VECTOR (SIZE-1 downto 0)
      );
end FLSR;
architecture arch of FLSR is
      component my d ff is
      port
            clk :
                         in std logic;
                         in std logic;
                         out std logic
            q
      );
      end component;
      component my mux is
      port
            SEL: in STD LOGIC;
            A : in STD LOGIC;
            B: in STD LOGIC;
```

```
X: out STD LOGIC
      );
      end component;
      signal ff d
                        : std logic vector (SIZE-1 downto 0);
      signal ff q
                        : std logic vector (SIZE-1 downto 0);
      signal ff xor
                        : std logic vector (SIZE-1 downto 0);
      signal ff seed
                        : std logic vector (SIZE-1 downto 0);
begin
      G1: for i in 0 to SIZE-1 generate
                                                  COMO FUNCIONA:
            __***
                  DIVIDE-SE O PROBLEMA EM 2: SHIFT-REGISTER E FEEDBACK ***
                  SHIFT-REGISTER: ORGANIZA OS FF EM CASCATA
***
                  FEEDBACK: ESCOLHE SE O FF(i) DEVE RECEBER O XOR
                                                  SHIFT-REGISTER
                  ff: my d ff port map
                         clk
                               => clk
                         d
                               => ff d(i),
                               => ff q(i)
                  );
            __***********************************
                         LINEAR FEEDBACK
            ff xor(i) <= ff seed(i) xor ff seed(SIZE-1);
            --SE FOR PARTE DO POLINOMIO, SERA REALIMENTADO
            --SE NAO FOR PARTE DO POLINOMIO, NAO SERA REALIMENTADO
            G2: if (i < SIZE-1) generate
                  mux xor or q: my mux port map
                         SEL
                                     => COEFICIENTS(i),
                                     => ff xor(i), --selecionado se 1
                         Α
                                     => ff seed(i), --selecionado se 0
                         В
                                     => ff d(i+1)
                         X
                  );
            end generate G2;
```

```
ff d(0)
                             <= ff seed(SIZE-1); --FEEDBACK
              function out(i) \le ff seed(i);
              --PARA IMPLEMENTAR UMA SEMENTE DIFERENTE DE 0xFFF:
              mux_seed_or_q: my_mux port map
                      SEL
                                    => res,
                                    => SEED(SIZE-1 - i),
                                                                  --selecionado se 1
                      Α
                      В
                                    \Rightarrow ff q(i),
                                                           --selecionado se 0
                                    => ff seed(i)
              );
       end generate G1;
end arch;
```

#### E.2) Instanciação do componente lfsr dentro do módulo num\_gen.


```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.numeric std.all;
entity num gen is
      generic
       (
              WIDTH: NATURAL := 8; --tamanho dos vetores
              SIZE : NATURAL := 12
       );
       port
             clk
                                  : in STD LOGIC;
                                  : in STD LOGIC;
             res
                                  : in STD LOGIC;
             pos_neg
             one_num_gen
                                  : in STD LOGIC;
                                  : out STD LOGIC VECTOR (WIDTH-1 downto 0)
             number
       );
end num_gen;
architecture arch of num gen is
       component FLSR is
             generic
                    SIZE
                                  : NATURAL := 12;
```

```
COEFICIENTS: UNSIGNED := b"100000110011";
                                    : UNSIGNED := b"11111111111"
              );
              port
                      clk
                                    : in STD LOGIC;
                                    : in STD LOGIC;
                      res
                      function out
                                    : out STD_LOGIC_VECTOR (SIZE-1 downto 0)
       end component;
signal pos neg s
                     : STD_LOGIC_VECTOR (WIDTH-1 downto 0);
signal one gen s
                     : STD LOGIC VECTOR (WIDTH-1 downto 0);
signal rand num
                     : STD LOGIC VECTOR (WIDTH-1 downto 0);
                     : STD LOGIC VECTOR (SIZE-1 downto 0);
signal pseudo num
begin
       rand: FLSR
              generic map
                      SIZE
                                    \Rightarrow SIZE,
                      COEFICIENTS => b"100000110011",
                                    => b"11111111111"
                      SEED
              port map
                      clk
                                    => clk,
                                    => res,
                      res
                      function out
                                    => pseudo num
              );
       rand num(7) \le 0';
       rand num(6) \le pseudo num(5);
       rand num(5) \le pseudo num(4);
       rand num(4) \le pseudo num(3);
       rand num(3) \le 0';
       rand num(2) \le pseudo num(2);
       rand num(1) \le pseudo num(1);
       rand num(0) \le pseudo num(0);
                             std logic vector (to unsigned(1, pos neg s'length))
       pos neg s
                      <=
                                                                  when (pos neg = '0') else
                             std logic_vector (to_signed(-1, pos_neg_s'length))
                                                                  when (pos neg = '1') else
                             (others \Rightarrow 'X');
```

```
one_gen_s <= pos_neg_s when (one_num_gen = '0') else rand_num when (one_num_gen = '1') else (others => 'X');

number <= one_gen_s;
end arch;
```

### E.3) Imagem do ModelSim, onde fique evidente o valor da semente e os primeiros 5 valores aleatórios, junto aos correspondentes números para o endereço de memória.



Na imagem acima o sinal RAND\_NUM é a variável aleatória gerada pela LFSR, e o MEMORY\_ADRESS é o sinal que é levado para a memória. Veja que enquanto o reset está ligado, o sinal RAND NUM está com a seed FFF ou 0b1111 1111 1111.

#### E.4) Comparação entre os números aleatórios com aqueles obtidos por software on-line

A sequência seguida foi, sim, igual a do site recomendado. Sendo os primeiros 5 termos: 67D, CFA, 077, 0EE, 1DC.

#### E.5) Apresentação dos 5 endereços de memória correspondentes aos 5 números acima.

Os 5 primeiros endereços de memória são:

01110111

01110101

01110010

01100111

01010110

#### E.6) Trecho do arquivo run sim 1.do correspondente aos sinais acima:

add wave -noupdate -label RAND\_NUM /snake\_testbench/dut/dp\_dummy/n\_g/rand/function\_out
add wave -noupdate -label MEMORY\_ADRESS /snake\_testbench/dut/dp\_dummy/n\_g/rand\_num

2) Resultados das simulações do VHDL final (snake completo) e do seu testbench no ModelSim (para a condição de "game over")

NOTA: PERDI 2H30MIN TENTANDO DESCOBRIR UM ERRO CAUSADO PELAS CONSTANTES MUDANÇAS DE CONVENÇÕES ENTRE AS VARIADAS VERSÕES DO PROJETO (providas no moodle). SUGIRO ESTABELECER UMA SÓ, OU AVISAR OS ALUNOS DA POSSIBILIDADE DE MUDANÇA ENTRE AS VERSÕES. FALO DA MUDANÇA DAS DIREÇÕES DE NEW\_BUTTON\_HANDLER COM O STIMULI DADO.

#### A) Anexo do tabuleiro para game over

Abaixo estão as imagens do snake andando pelo tabuleiro, comendo, atravessando as paredes e morrendo.

atta ( essanta e as pareaes e mientena	0.	
NEXT STEP		
.>  		
NEXT STEP		
*		
NEXT STEP		
*		
NEXT STEP		
*		

NEXT STEP
0>   *
NEXT STEP
*
NEXT STEP
*
NEXT STEP

NEXT STEP	
[]	
[]o[	
v	
[v]	
*	
1111111111111111111111111111111111111	
<u> </u>	
NEXT STEP	
NEXT STEF	
1	
0	
V	
*	
1	
SCHOOL SC	
NEXT STEP	
[]	
:::::::	
[v]	
*	
[	
NEXT STEP	
NATION OF THE PROPERTY OF THE	
T	
*	
[0]	
[oj	
V	
1	
Secretaria de Caración de Cara	

NEXT STEP	
<u></u>	
*	
[	
121111111	
[	
>0	
[::::::]	
1	
NEXT STEP	
NEXT STEP	
T. T.	
*	
[^·······	
[00]	
NEXT STEP	
*	
[^	
0	
[0	
[	
NEXT STEP	
I	
<b> *</b>	
[A]11111	
0	
0	
1	

NEXT STEP
NEXT STEP
·····*.
0
[0]
0
NEW TOTAL CONTROL OF THE CONTROL OF
NEXT STEP
\$500 TO 100 TO 1
[^*.
[0
0
[0
NEXT CTER
NEXT STEP
0>*.
o
0
NEXT STEP
NEXT STEP
00>*.
jo
[11111111
i i
[

NEXT STEP
000>*.
NEXT STEP
.000>.*.
NEXT STEP
00>*.  
NEXT STEP
0000>.  
*   *

NEXT STEP
0000>   *
NEXT STEP
0000  v   *   *
NEXT STEP
000  v
NEXT STEP
0 0 *.v

NEXT STEP	
NEXT STEE	
2	
0	
[o]	
0	
>*0	
[]	
1	
[ []	
1	
NEXT STEP	
NEW DIE	
joj	
0	
0>*0	
[ [ ]	
2012 61: NORMAN N	
NEXT STEP	
1900	
0	
00>.*0	
NEXT STEP	
NEXT STEP	
1	
000>*0	
[	
1	

NEXT STEP
W 15 W
Ī*.Ī
[ ]
100000
00000>
[ ][[[[[]]]]
11
NEXT STEP
NEAT STEP
<u></u>
* .
NEXT STEP
NEAT STEEL S
*.
0000
0>.
[ ]
·······
[
NEXT STEP
VC MILL
1
[000^.]
00.
* GAME OVER *
II 200 100 100 100 100 100 100 100 100 100
NEXT STEP
NEAT STEE
1 2 2
[*.]
0<0 .
00.
· · · · · · · ·
I II
I II

# B)Anexar o trecho da arquitetura do módulo snake\_stimuli modificado com os comandos para se chegar ao game over

```
library IEEE;
use IEEE.std logic 1164.all;
entity snake stimuli is
        port
        (
        clk
                         : out STD LOGIC;
                         : out STD_LOGIC;
        res
        sys_direction : out STD_LOGIC_VECTOR (3 downto 0);
        sys_step_jumper : out STD_LOGIC
        --PINS TO VGA
        );
end snake_stimuli;
architecture arch of snake_stimuli is
-- define some constants to help in the snake path test
constant NO: std logic vector(3 downto 0):= "0000"; -- no direction selected
constant RT: std logic vector(3 downto 0):= "0001"; -- right
constant LF: std_logic_vector(3 downto 0):= "1000"; -- left
constant UP: std_logic_vector(3 downto 0):= "0010"; -- up
constant DW: std_logic_vector(3 downto 0):= "0100"; -- down
             : STD_LOGIC := '0';
signal clk_s
begin
        clk
                \leq clk s;
        --basic process
        process
        begin
                 clk_s <= not clk_s;
                 wait for 50 ns;
        end process;
        process
        begin
                 sys direction <= RT;
                 res <= '1';
                 wait for 100 ns;
                 res <= '0';
                 sys direction <= RT;
                 wait for 11200 ns;
```

```
sys direction <= NO;
--o jogo começou
--12100
wait for 12000 ns;
sys direction <= DW;
wait for 12000 ns;
sys direction <= RT;
wait for 12000 ns;
sys_direction <= UP;
wait for 12000 ns;
sys direction <= RT;
wait for 12000 ns;
sys_direction <= DW;
wait for 12000 ns;
wait for 12000 ns;
wait for 12000 ns;
sys_direction <= RT;</pre>
wait for 12000 ns;
--mata a cobra
sys_direction <= DW;</pre>
```


```
wait for 12000 ns;
sys_direction <= RT;
wait for 12000 ns;
sys_direction <= UP;
wait for 12000 ns;
sys_direction <= LF;
wait for 12000 ns;
wait;
end process;
end arch;</pre>
```

# C)Descreva abaixo como os comandos do snake\_stimuli correlacionam-se com os resultados do mapa do item a).

Os comando sys\_direction <= X indica a direção que o Snake deve seguir no jogo. O wait 12000ns é o tempo que demora para que ele ande um quadrado. Desta maneira, fica fácil visualizar a relação entre os comandos, o tempo de espera, e o jogo.

D) ) Copie a seguir imagem do ModelSim, onde fique evidente o estado de game\_over sendo atingido, com a ativação dos sinais que levam a este estado (do conflito cabeça x corpo).

Na imagem abaixo é possível ver os estados das máquinas e a flag BODY ativa quando a cabeça encontra o corpo.



#### e) Faça uma breve descrição de como interpretar a curva do item d).

A flag BODY é ativa quando tenta-se colocar a cabeça em uma posição de memória que tem corpo da cobra. Ao término da operação da máquina STEP, verifica-se se ela está ou não ativa. Se estiver, é atribuido GAME OVER.

### f) Copie a seguir, o trecho do arquivo run\_sim\_1.do, correspondente às alterações citadas acima

```
add wave -noupdate -group FLAGS -color Gray70 -label BODY
/snake testbench/dut/cntrl unit/dp flags.cmp body flag
add wave -noupdate -expand -group STATE MACHINES -color {Medium Violet
Red} -label MAIN /snake testbench/dut/cntrl unit/main/STATE
add wave -noupdate -expand -group STATE MACHINES -group INIT -color
{Cadet Blue} -label INIT START
/snake testbench/dut/cntrl unit/main/fsm i start
add wave -noupdate -expand -group STATE MACHINES -group INIT -color
{Cadet Blue} -label INIT /snake testbench/dut/cntrl unit/init/STATE
add wave -noupdate -expand -group STATE MACHINES -group INIT -color
{Cadet Blue} -label INIT DONE /snake testbench/dut/cntrl unit/main/fsm i done
add wave -noupdate -expand -group STATE MACHINES -group FOOD -color
{Cadet Blue} -label FOOD START
/snake testbench/dut/cntrl unit/main/fsm f start
add wave -noupdate -expand -group STATE MACHINES -group FOOD -color
{Cadet Blue} -label FOOD /snake testbench/dut/cntrl unit/food/STATE
add wave -noupdate -expand -group STATE MACHINES -group FOOD -color
{Cadet Blue} -label FOOD DONE
/snake testbench/dut/cntrl unit/main/fsm f done
add wave -noupdate -expand -group STATE MACHINES -expand -group STEP
-color {Cadet Blue} -label STEP START
/snake testbench/dut/cntrl unit/main/fsm s start
add wave -noupdate -expand -group STATE MACHINES -expand -group STEP
-color {Cadet Blue} -label STEP /snake_testbench/dut/cntrl_unit/step/STATE
add wave -noupdate -expand -group STATE MACHINES -expand -group STEP
-color {Cadet Blue} -label STEP DONE
/snake testbench/dut/cntrl unit/main/fsm s done
add wave -noupdate -expand -group STATE MACHINES -expand -group STEP
-color {Cadet Blue} -label FOUND FOOD
/snake testbench/dut/cntrl unit/main/cmp food flag
add wave -noupdate -expand -group STATE MACHINES -expand -group STEP
-color {Cadet Blue} -label GAME OVER
snake testbench/dut/cntrl unit/main/fsm s game over
```

- 3) Resultados das simulações do VHDL final (snake completo) e do seu testbench no ModelSim (situação de jogo longo)
  - A) Anexo de jogo longo

Em anexo (nome = JOGO-LONGO).

B) Anexar o trecho da arquitetura do módulo snake\_stimuli modificado com os comandos para se chegar à condição final

```
library IEEE;
use IEEE.std logic 1164.all;
entity snake stimuli is
       port
       (
                      : out STD LOGIC;
       clk
                       : out STD LOGIC;
       res
       sys_direction : out STD_LOGIC_VECTOR (3 downto 0);
       sys step jumper
                               : out STD LOGIC
       --PINS TO VGA
       ):
end snake stimuli;
architecture arch of snake stimuli is
-- define some constants to help in the snake path test
constant NO: std logic vector(3 downto 0):= "0000"; -- no direction selected
constant RT : std logic vector(3 downto 0):= "0001"; -- right
constant LF: std logic vector(3 downto 0):= "1000"; -- left
constant UP: std logic vector(3 downto 0):= "0010"; -- up
constant DW: std logic vector(3 downto 0):= "0100"; -- down
signal clk s : STD LOGIC := '0';
begin
       clk
               \leq clk s;
       --basic process
       process
       begin
               clk s <= not clk s;
               wait for 50 ns;
       end process;
       process
```


```
begin
                sys direction <= RT;
                res <= '1';
                wait for 100 ns;
                res <= '0';
                sys direction <= RT;
                wait for 11200 ns;
                sys direction <= NO;
                --o jogo começou
                --12100
                wait for 12000 ns;
                sys direction <= DW;
                wait for 12000 ns;
                sys direction <= RT;
                wait for 12000 ns;
                sys direction <= UP;
                wait for 12000 ns;
                sys direction <= RT;
                wait for 12000 ns;
                sys direction <= DW;
                wait for 12000 ns;
                wait for 12000 ns;
                wait for 12000 ns;
                sys direction <= RT;
                wait;
       end process;
end arch;
```

## c) Descreva abaixo como os comandos do snake\_stimuli (em todas as direções) correlacionam-se com os resultados do mapa do item a)

Os comando sys\_direction <= X indica a direção que o Snake deve seguir no jogo. O wait 12000ns é o tempo que demora para que ele ande um quadrado. Desta maneira, fica fácil visualizar a relação entre os comandos, o tempo de espera, e o jogo.

#### 4.i. Observação de cruzamento da cobra por uma borda vertical

A)




# B)Faça uma breve descrição de como interpretar a curva do item a) de acordo com observação desejada.

O snake passou da borda de baixo para a de cima. Isso gera o sinal overflow of y, que leva os endereços de memória para o overflow correction, que faz a operação módulo.

1.				Ī		
1.	٠.	٠.		1		
1.	• •			10		
1	• •	-	0			
1.		::				
١.	٠.	٠.	0	1		
١.	٠.	٠.	v	1		
	22			-NEXT	STEP	0000

#### 4.ii. Observação de cruzamento da cobra por uma borda horizontal



# 4.ii.b) Faça uma breve descrição de como interpretar a curva do item a) de acordo com observação desejada.

O snake passou da borda direita para a esquerda. Isso gera o sinal overflow of x, que leva os endereços de memória para o overflow correction, que faz a operação módulo.

# c) Associe a condição tratada com o passo do mapa de tabuleiro anexado (item 4.a).

		2	_	2		
	_	_	_	_	_	
*.						.
٠.			•	•		
٠.						0
٠.						0
٠.	•	•	•	•		V
	•	•				
•••	•	•	•	•	•	•
	•	•		-		.
	-	-		·		.
*	-					-
*	-	-				-
*.	-		•			
*	-		•			
*						
*						