## PROVA FINALE DI RETI LOGICHE

Filippo Caliò (907675) - Cod. Persona: 10628126 Giovanni Caleffi (907455) - Cod. Persona: 10665233

Prof. William Fornaciari - AA: 2020/2021

## Contents

1	Introduzione					
	1.1	Scopo del progetto	1			
	1.2					
	1.3	Interfaccia del componente	2			
		Dati e descrizione memoria				
<b>2</b>	Architettura					
	2.1	Gestione dell'o_address, dell'enable, dell'o_done e del cari-				
		camento di o_data	6			
	2.2	Lettura numero dei pixel	9			
	2.3	Calcolo MAX_PIXEL_VALUE e MIN_PIXEL_VALUE e applicazione				
		algoritmo per calcolare NEW_PIXEL_VALUE	11			
3	Risultati sperimentali					
	3.1	Report di sintesi	14			
	3.2	Simulazioni	14			
4	Cor	nclusioni	16			

## 1 Introduzione

#### 1.1 Scopo del progetto

Lo scopo del progetto è la realizzazione di un componente hardware, scritto in VHDL. Esso riceve in ingresso un'immagine in scala di grigi a 256 livelli e, dopo aver applicato un algoritmo di equalizzazione a ciascun pixel, scrive in output l'immagine equalizzata.

Di seguito è raffigurato un esempio di un'immagine 2x2 equalizzata (l'indirizzo dei dati in memoria verrà spiegato nel paragrafo 1.4).

~	_	_	3	-	•	0	•	_	_
2	2	46	131	62	89	0	255	64	172

Fig.1.1: Esempio: 2x2

#### 1.2 Specifiche generali

L'algoritmo usato per l'equalizzazione delle immagini è una versione semplificata rispetto all'algoritmo standard. Esso può essere applicato solo a immagini in scala di grigi e per trasformare ogni pixel dell'immagine, esegue le seguenti operazioni:

```
DELTA_VALUE = MAX_PIXEL_VALUE - MIN_PIXEL_VALUE

SHIFT_LEVEL = (8 - FLOOR(LOG2(DELTA_VALUE + 1)))

TEMP_PIXEL = (CURRENT_PIXEL_VALUE - MIN_PIXEL_VALUE)

<<SHIFT_LEVEL

NEW_PIXEL_VALUE = MIN(255, TEMP_PIXEL)
```

MAX\_PIXEL\_VALUE e MIN\_PIXEL\_VALUE rappresentano rispettivamente il massimo e il minimo valore dei pixel dell'immagine, CURRENT\_PIXEL\_VALUE rappresenta il valore del pixel da trasformare e NEW\_PIXEL\_VALUE rappresenta il valore del nuovo pixel in output.

Il componente hardware è inoltre progettato per poter codificare più immagini, una dopo l'altra. Prima di codificare l'immagine successiva, però, l'algoritmo di equalizzazione deve essere stato applicato prima a tutti i pixel dell'immagine precedente.

## 1.3 Interfaccia del componente

L'interfaccia del componente, così come presentata nelle specifiche, è la seguente: entity project\_reti\_logiche is

#### In particolare:

- i\_clk: segnale di CLOCK in ingresso generato dal TestBench;
- i\_rst: segnale di RESET che inizializza la macchina pronta per ricevere il primo segnale di START;
- i\_start: segnale di START generato dal Test Bench;
- i\_data: segnale (vettore) che arriva dalla memoria in seguito ad una richiesta di lettura;
- o\_address: segnale (vettore) di uscita che manda l'indirizzo alla memoria;
- o\_done: segnale di uscita che comunica la fine dell'elaborazione e il dato di uscita scritto in memoria;
- o\_en: segnale di ENABLE da dover mandare alla memoria per poter comunicare (sia in lettura che in scrittura);
- o\_we: segnale di WRITE ENABLE da dover mandare alla memoria
   (=1) per poter scriverci. Per leggere da memoria esso deve essere 0;
- o\_data: segnale (vettore) di uscita dal componente verso la memoria.

#### 1.4 Dati e descrizione memoria

Le dimensioni dell'immagine (max 128x128 pixel), ciascuna di dimensione di 8 bit, sono memorizzati in una memoria con indirizzamento al Byte:

- Nell'indirizzo 0 viene salvato il numero di colonne (N-COL) dell'immagine.
- Nell'indirizzo 1 viene salvato il numero di righe (N-RIG) dell'immagine.
- A partire dall'indirizzo 2 vengono memorizzati i pixel dell'immagine, ciascuno di 8 bit.
- A partire dall'indirizzo 2+(N-COL\*N-RIG) vengono memorizzati i pixel dell'immagine equalizzata. Come nell'esempio di figura 1.1, i pixel equalizzati vengono salvati a partire dall'indirizzo 7.



Fig.1.2: Rappresentazione indirizzi significativi della memoria

## 2 Architettura

La macchina a stati è composta da 18 stati ed è principalmente divisa in due macro-parti:

• Dallo stato S0 allo stato S8 viene eseguita la prima parte dell'algoritmo che verge alla <u>lettura di tutti i pixel</u> allo scopo di determinare il pixel con valore massimo, il pixel con valore minimo e conseguentemente il valore di delta\_value.

I primi 3 stati sono dedicati alla lettura della dimensione della tabella, successivamente, in S3 viene letto il primo valore del pixel e, in base al numero di colonne e righe, la macchina può andare in 2 stati eccezionali (S1x1, S1xN) che trattano casi particolari che il normale algoritmo non riesce a gestire (spiegazione più dettagliata nel paragrafo 2.3), oppure dallo stato S3 si passa allo stato S4 che, insieme agli stati S5 e S6, gestiranno l'algoritmo per tabelle di dimensione NxN e Nx1.

In S7 viene letto l'ultimo pixel dell'immagine. Una volta letti tutti i pixel e determinati max\_pixel\_value e min\_pixel\_value, la macchina passa allo stato S8 dove viene calcolato e salvato il valore di delta\_value.

• La seconda parte della macchina a stati (da S9 a S\_FINAL) è dedicata alla determinazione dei valori equalizzati dei pixel originali e il loro caricamento in memoria.

Una volta finito il primo ciclo grazie al quale ora si conoscono i valori di max\_pixel\_value, min\_pixel\_value e delta\_value è possibile calcolare il valore di shift\_level e, successivamente, per ogni pixel dell'immagine, determinare temp\_pixel e new\_pixel\_value per poi caricare i nuovi valori in memoria.

Lo stato **S9** è necessario per il corretto funzionamento della gestione di o\_address (paragrafo 2.1).


Nello stato S10 viene salvato il valore di shift\_level e viene letto il primo pixel da modificare.

Gli stati S11-S12-S13-S14 sono dedicati alla lettura, trasformazione e caricamento in memoria dei pixel dell'immagine.

In S13, viene eseguito il ciclo tante volte quanto il numero di pixel presenti nell'immagine grazie al segnale o\_end\_contatore.

Quando o\_end\_contatore <= '1', la macchina passa in S\_FINAL, in cui viene mandato o\_done <= '1'. La macchina torna poi in S0 pronta a leggere, se esiste, una nuova immagine.

Negli stati S2 e S3, se si verifica che almeno uno dei due valori salvati in o\_colonneIn e in o\_righeIn è uguale a 0 (cioè, almeno una delle dimensioni della tabella è nulla), allora la macchina va direttamente in S\_FINAL. Per maggiore ordine e chiarezza nella lettura e scrittura del codice, il programma è stato diviso in 3 processi dediti ognuno a precisi compiti. Nei paragrafi 2.1, 2.2 e 2.3 viene spiegato nel dettaglio il compito di ogni processo e il ruolo di ogni stato nell'esecuzione di questo.



# 2.1 Gestione dell'o\_address, dell'enable, dell'o\_done e del caricamento di o\_data

Il valore di o\_address viene gestito in maniera diversa tramite l'uso di mux\_definitivo (Fig.2.2) che, in base al segnale mux\_definitivo\_sel, gli assegna il valore adatto:

- Fase di lettura (mux\_definitivo\_sel = '0'): l'indirizzo di memoria aumenta tramite il sommatore, raffigurato in alto nella Fig.2.1, per poter leggere tutti i pixel.
- Fase di scrittura (mux\_definitivo\_sel = '1'): l'indirizzo di memoria si alterna, partendo dall'indirizzo del primo pixel, per poter scrivere il NEW\_PIXEL\_VALUE nel giusto indirizzo. La fase di scrittura termina quando abbiamo letto e scritto in output tutti i pixel presenti.




Fig.2.1




Fig.2.2

Nella prima macro-parte dell'algoritmo che va da S0 a S8, per la gestione dell'o\_address viene mantenuto mux\_definitivo\_sel <= '0'.

Ciò implica che per i primi 9 stati, la macchina usa solo la parte superiore del datapath in figura 2.1 poichè sufficiente ad incrementare gli indirizzi linearmente.

Nella seconda parte, invece, dove è necessario passare da un indirizzo x, ad un indirizzo x + numero di pixel della tabella, per caricare il nuovo pixel equalizzato in memoria, viene utilizzato l'intero datapath alternando il valore di o\_address tramite mux\_definitivo\_sel, che negli stati S9-S13-S\_FINAL vale '0' mentre negli stati S10-S11-S12-S14 vale '1'.

- **S0**: caricamento nel registro o\_roAddr del valore iniziale di o\_address ("000000000000000").
- S1-S2-S3-S1xN-S4: incremento il valore di o\_roAddr per leggere tutti i valori in memoria.
- S5-S1x1: il valore dell'o\_address smette di incrementare (necessario per il processo di gestione di righe e colonne).
- S6: ricomincia l'incremento di o\_address.
- S7: caricamento nel registro new\_dim dell'ultimo valore di o\_address che indica quanti elementi sono stati letti in memoria nel primo ciclo. Reset dell'o\_address e di o\_roAddr al valore iniziale.
- S8: caricamento del valore del registro new\_dim all'interno del registro contatore.

- S9: caricamento in new\_o\_roAddr del valore di new\_dim e o\_roAddr continua a incrementare.
- S10: l'o\_address prende il valore new\_o\_roAddr che ora vale new\_dim+1 e smette di seguire o\_roAddr. Nel frattempo il valore di o\_roAddr continua a incrementare.
- S11: new\_o\_roAddr e contatore eseguono la stessa funzione dello stato precedente, tuttavia o\_roAddr si ferma al valore che aveva in S10.
- S12: i 3 registri si comportano allo stesso modo di S11, ma in questo stato viene caricato in memoria il valore equalizzato di un pixel ponendo o\_we <= '1'.
- S13: decremento il valore di contatore di 1, ricomincio a incrementare o\_roAddr e new\_o\_roAddr facendo in modo che però o\_address ora segua o\_roAddr.
- S14: o\_roAddr e new\_o\_roAddr non si incrementano più e ora o\_address segue new\_o\_roAddr. Si ferma anche valore di contatore.
- S\_FINAL: pongo o\_done <= '1' e o\_en <= '0' e la macchina termina.

## 2.2 Lettura numero dei pixel

Processo per la gestione del ciclo dedicato alla lettura di tutti i pixel tramite l'uso del numero di righe e colonne.

Il datapath (Fig.2.3) è costituito da due decrementatori, uno per le colonne e l'altro per le righe. Nella macchina a stati viene poi implementato come due cicli annidati allo scopo di eseguire la lettura dei pixel l'esatto numero di volte.




Fig.2.3

- S1: viene scritto il numero di colonne all'interno del registro o\_colonneIn (registro che poi non verrà più modificato e utile per la gestione del secondo ciclo)
- S2: viene scritto il numero di righe all'interno del registro o\_righeIn (registro che poi non verrà più modificato e utile per la gestione del secondo ciclo). Inoltre viene caricato nel registro o\_colonneAgg il valore di o\_colonneIn (registro che salva un valore e, quando necessario, decrementa il valore di 1).

- S3: viene caricato nel registro o\_righeAgg il valore di o\_righeIn (registro che salva un valore e, quando necessario, decrementa il valore di 1).
- S1xN: stato che decrementa di 1 il valore di o\_righeAgg (tramite sub\_righe), ponendo a 1 righeAgg\_sel.
- S4: stato di loop che per ogni ciclo di clock decrementa di 1 il valore di o\_colonneAgg (tramite sub\_colonne), ponendo a 1 colonneAgg\_sel.
- S5: stato che riporta il valore di o\_colonneAgg al valore iniziale contenuto in o\_colonneIn e nel frattempo decrementa di 1 il valore di o\_righeAgg (tramite sub\_righe), ponendo a 1 righeAgg\_sel.
- S6: stato che riporta il valore di o\_colonneAgg al valore iniziale contenuto in o\_colonneIn.

Gli stati S0, S1x1, S7, S8, S9, S10, S11, S12, S13, S14, S\_FINAL non vengono utilizzati all'interno di questo processo.

## 2.3 Calcolo max\_pixel\_value e min\_pixel\_value e applicazione algoritmo per calcolare new\_pixel\_value

Il datapath dedicato alla determinazione del pixel con valore massimo e minimo, del delta\_value e dello shift\_level è raffigurato in Fig.2.4. Mentre il datapath di Fig.2.5 descrive i componenti usati per l'assegnamento del nuovo valore del pixel.

Per trovare il valore del **pixel massimo**, si confronta il pixel in lettura (salvato in o\_pixelIn) con il valore "0". Se maggiore, esso viene salvato nel registro o\_pixelMax.

Per trovare il valore del **pixel minimo**, si confronta il pixel in lettura (salvato in o\_pixelIn) con il valore "255". Se minore, esso viene salvato nel registro o\_pixelMin.

Il delta\_value è calcolato eseguendo la differenza fra il pixel massimo e minimo.

Per il valore di o\_floor, vengono usati una serie di comparatori che, in base a un determinato range di valori, assegnano l'intero corrispondente (da 0 a 8).

Lo shift\_level è calcolato sottraendo a 8 l'intero o\_floor.




Fig.2.4

Una volta che siamo nella fase di scrittura, ci salviamo il valore del pixel da trasformare in o\_current\_pixe\_value e ad esso sottraiamo il valore del pixel minimo, calcolato in precedenza.

Dopodichè, per shiftare il risultato della sottrazione (sub\_currentPixel) del valore di shift\_level, si è deciso di usare l'operatore concatenazione, come rappresentato di seguito.

```
if (shift_level = "0000") then
shift_value <= "00000000" & sub_currentPixel;
```

Dopo aver calcolato shift\_value, che ha dimensione 16 bit, il valore viene confrontato, tramite un comparatore, con l'intero 255.

Se minore, il valore del comparatore vale 1, assegnando a o\_data i primi 8 bit di shift\_value.

Se maggiore, a o\_data viene assegnato l'intero 255.




Fig.2.5

- S3: salva il valore del primo pixel in o\_pixelIn, o\_pixelMax, mentre in o\_pixelMin viene caricato il valore 255.
- S1x1: stato di eccezione quando la tabella contiene un solo pixel, viene salvato il valore di quel pixel in o\_pixelMin.

- S4-S5-S6-S7-S1xN: stati in cui vengono letti tutti i pixel di una colonna e viene verificato quale sia il pixel con valore massimo e minimo.
- S8: carica nel registro delta\_value la differenza tra i valori finali di o\_pixelMax e o\_pixelMin e carica il valore di i\_data in o\_pixelIn.
- S9: carica il valore di i\_data in o\_pixelIn.
- S10: inserisco il primo valore della tabella nel registro o\_current\_pixel\_value e salvo nel registro shift\_level. Inizia il ciclo per la lettura e il caricamento in memoria di tutti i pixel equalizzati. la differenza tra 8 e il valore di o\_floor.
- **S14**: stato che per ogni ciclo carica il valore di un pixel nel registro o\_current\_pixel\_value.

Gli stati S0, S1, S2, S11, S12, S13, S\_FINAL non vengono utilizzati all'interno di questo processo.

## 3 Risultati sperimentali

#### 3.1 Report di sintesi

Il componente sintetizzato supera correttamente tutti i test specificati nelle 3 simulazioni: *Post-Synthesis Timing, Behavioral* e *Post-Synthesis Functional*. Qui di seguito è possibile vedere i tempi di simulazione dei due casi estremi del programma:

- 1262ns tempo di simulazione (Behavioral) con immagine di dimensione 1x1
- 8205950ns tempo di simulazione (Behavioral) con immagine di dimensione 128x128

Serve considerare il Worst Negative Slack presente nella tabella Design Timing Summary (fig.3.1) per avere un parametro che dica, rispetto al tempo totale a disposizione, quale sia il tempo del path peggiore.

Setup		Hold		Pulse Width		
Worst Negative Slack (WNS):	95,679 ns	Worst Hold Slack (WHS):	0,139 ns	Worst Pulse Width Slack (WPWS):	49,500 ns	
Total Negative Slack (TNS):	0,000 ns	Total Hold Slack (THS):	0,000 ns	Total Pulse Width Negative Slack (TPWS):	0,000 ns	
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	
Total Number of Endpoints:	284	Total Number of Endpoints:	284	Total Number of Endpoints:	159	

Fig. 3.1: Design Timing Summary

#### 3.2 Simulazioni

Per verificare il corretto funzionamento del componente sintetizzato, oltre a testarlo con il testbench fornito, abbiamo definito alcuni casi di test (tra i quali quelli per verificare il corretto funzionamento nei casi limite) in modo da cercare di coprire tutti i possibili cammini che la macchina può effettuare durante la computazione.

Di seguito è fornita una breve descrizione dei test utilizzati (con l'effettivo corretto funzionamento grazie allo screenshot dell'andamento dei segnali durante la simulazione).

Tabella 1x1: (min = max, delta\_value = 0)
 Caso di test analizzato per verificare il corretto funzionamento del percorso della macchina a stati (... → S3 → S1x1 → S7 → ...).
 Inoltre copriamo anche il caso di test in cui il delta value assume valore 0 e, di conseguenza, lo shift level è massimo (=8, caso limite).



Fig. 3.2: Simulazione Caso 1x1

2. Tabella 1x4: (min = 0 , max = 255, delta\_value = 255) Caso di test analizzato per verificare il corretto funzionamento del percorso della macchina a stati (... → S3 → S1xN → S7 → ...). Inoltre copriamo anche il caso di test in cui il delta value assume valore massimo e, di conseguenza, lo shift level è minimo (=0, caso limite).



Fig.3.3: Simulazione Caso 1x4

Per verificare la correttezza del programma e per coprire tutti i casi possibili, oltre ai testbench sopra citati, abbiamo creato in codice C un testbench che generasse un numero arbitrario di immagini con dimensione da 1x1 a 128x128 pixel, con valori compresi tra 0 e 255 (inclusi). Abbiamo poi inserito due file di output che specificassero i test passati e i test non passati. Testando il generatore con più di 10.000 immagini diverse non è mai stato evidenziato un test non passato.

## 4 Conclusioni

Per concludere, le difficoltà incontrate durante la realizzazione del progetto sono state principalmente legate alla rimozione dei latch presenti, come si denota nella figura 4.1.

Inoltre, abbiamo posto particolare attenzione alle lettura e scrittura dei dati nell'indirizzo di memoria corretto.

Site Type	Used	Fixed	Available	Util%
Slice LUTs*	202			0.15
LUT as Logic	202	1 0	134600	0.15
LUT as Memory	0	1 0	46200	0.00
Slice Registers	158	1 0	269200	0.06
Register as Flip Flop	158	1 0	269200	0.06
Register as Latch	1 0	1 0	269200	0.00
F7 Muxes	1 0	1 0	67300	0.00
F8 Muxes	1 0	1 0	33650	0.00
+	<b>.</b>	.+		+

Fig.4.1