

PROVA FINALE DI RETI LOGICHE

Filippo Calì (907675) - Cod.Persona: 10628126
Giovanni Caleffi (907455) - Cod.Persona: 10665233

Prof. William Fornaciari - AA: 2020/2021

Contents

1	Introduzione	1
1.1	Scopo del progetto	1
1.2	Specifiche generali	1
1.3	Interfaccia del componente	2
1.4	Dati e descrizione memoria	3
2	Design e scelte progettuali	3
2.1	Gestione dell'o_address, dell'enable, dell'o_done e del caricamento di o_data:	5
2.2	Lettura dei pixel	7
2.3	Calcolo MAX_PIXEL_VALUE e MIN_PIXEL_VALUE e applicazione algoritmo per calcolare NEW_PIXEL_VALUE	9
3	Risultati sperimentali	11
3.1	Report di sintesi	11
3.2	Simulazioni	11
4	Conclusioni	12

1 Introduzione

1.1 Scopo del progetto

Lo scopo del progetto è la realizzazione di un componente hardware, scritto in VHDL. Esso riceve in ingresso un'immagine in scala di grigi a 256 livelli e, dopo aver applicato un algoritmo di equalizzazione a ciascun pixel, scrive in output l'immagine equalizzata.

Di seguito, un esempio di un'immagine 2x2 equalizzata (l'indirizzo dei dati in memoria verrà spiegato nel paragrafo 1.4).

0	1	2	3	4	5	6	7	8	9
2	2	46	131	62	89	0	255	64	172

1.2 Specifiche generali

L'algoritmo usato per l'equalizzazione delle immagini è una versione semplificata rispetto all'algoritmo standard. Esso può essere applicato solo a immagini in scala di grigi e per trasformare ogni pixel dell'immagine, esegue le seguenti operazioni:

$$\begin{aligned}\text{DELTA_VALUE} &= \text{MAX_PIXEL_VALUE} - \text{MIN_PIXEL_VALUE} \\ \text{SHIFT_LEVEL} &= (8 - \text{FLOOR}(\text{LOG2}(\text{DELTA_VALUE} + 1))) \\ \text{TEMP_PIXEL} &= (\text{CURRENT_PIXEL_VALUE} - \text{MIN_PIXEL_VALUE}) \\ &\quad \ll \text{SHIFT_LEVEL} \\ \text{NEW_PIXEL_VALUE} &= \text{MIN}(255, \text{TEMP_PIXEL})\end{aligned}$$

MAX_PIXEL_VALUE e MIN_PIXEL_VALUE rappresentano rispettivamente il massimo e il minimo valore dei pixel dell'immagine, CURRENT_PIXEL_VALUE rappresenta il valore del pixel da trasformare e NEW_PIXEL_VALUE rappresenta il valore del nuovo pixel in output.

Il componente hardware è inoltre progettato per poter codificare più immagini, una dopo l'altra. Prima di codificare l'immagine successiva, però, l'algoritmo di equalizzazione deve essere stato applicato prima a tutti i pixel dell'immagine precedente.

1.3 Interfaccia del componente

L'interfaccia del componente, così come presentata nelle specifiche, è la seguente:

```
entity project_reti_logiche is
    port (
        i_clk : in std_logic;
        i_rst : in std_logic;
        i_start : in std_logic;
        i_data : in std_logic_vector (7 downto 0);
        o_address : out std_logic_vector (15 downto 0);
        o_done : out std_logic;
        o_en : out std_logic;
        o_we : out std_logic;
        o_data : out std_logic_vector (7 downto 0)
    );
end project_reti_logiche;
```

In particolare:

- **i_clk**: segnale di CLOCK in ingresso generato dal TestBench;
- **i_rst**: segnale di RESET che inizializza la macchina pronta per ricevere il primo segnale di START;
- **i_start**: segnale di START generato dal Test Bench;
- **i_data**: segnale (vettore) che arriva dalla memoria in seguito ad una richiesta di lettura;
- **o_address**: segnale (vettore) di uscita che manda l'indirizzo alla memoria;
- **o_done**: segnale di uscita che comunica la fine dell'elaborazione e il dato di uscita scritto in memoria;
- **o_en**: segnale di ENABLE da dover mandare alla memoria per poter comunicare (sia in lettura che in scrittura);
- **o_we**: segnale di WRITE ENABLE da dover mandare alla memoria (=1) per poter scriverci. Per leggere da memoria esso deve essere 0;
- **o_data**: segnale (vettore) di uscita dal componente verso la memoria.

1.4 Dati e descrizione memoria

Le dimensioni dell'immagine, ciascuna di dimensione di 8 bit, sono memorizzati in una memoria con indirizzamento al Byte:

- Nell'indirizzo 0 viene salvato il numero di colonne (N-COL) dell'immagine.
- Nell'indirizzo 1 viene salvato il numero di righe (N-RIG) dell'immagine.
- A partire dall'indirizzo 2 vengono memorizzati i pixel dell'immagine, ciascuno di 8 bit.
- A partire dall'indirizzo $2 + (N-COL * N-RIG)$ vengono memorizzati i pixel dell'immagine equalizzata.


N_COLONNE	Indirizzo 0
N_RIGHE	Indirizzo 1
PIXEL_1	Indirizzo 2
...	
PIXEL_N	
NEW_PIXEL_1	Indirizzo $2 + (N-COL * N-RIG)$
...	...
NEW_PIXEL_N	Indirizzo $1 + 2 * (N-COL * N-RIG)$

La dimensione massima dell'immagine è 128x128 pixel.

2 Design e scelte progettuali


La macchina è pensata per legge

La macchina è composta da 18 stati. Qui di seguito è fornita una descrizione dei vari processi.



2.1 Gestione dell'o_address, dell'enable, dell'o_done e del caricamento di o_data:


Specificare che l'oaddress è uguale a mux definitivo che se uguale a 0 prende il valore di mux roaddr e se uguale a 1 prende il valore di new o roAddr, usando il segnale di mux definitivo sel.



- S0: caricamento nel registro `o_roAddr` del valore iniziale di `o_address` ("0000000000000000").
- S1-S2-S3-S_{1xN}-S4: incremento il valore di `o_roAddr` per leggere tutti i valori in memoria.
- S5-S_{1x1}: il valore dell'`o_address` smette di incrementare (necessario per il processo di gestione di righe e colonne).
- S6: ricomincia l'incremento di `o_address`.
- S7: caricamento nel registro `new_dim` dell'ultimo valore di `o_address` che indica quanti elementi sono stati letti in memoria nel primo ciclo. Reset dell'`o_address` e di `o_roAddr` al valore iniziale.
- S8: caricamento del valore del registro `new_dim` all'interno del registro contatore, mentre il secondo ciclo dedicato all'equalizzazione dei pixel inizia, ricominciando a incrementare il valore di `o_roAddr`.
- S9: caricamento in `new_o_roAddr` del valore di `new_dim` e `o_roAddr` continua a incrementare.
- S10: l'`o_address` prende il valore `new_o_roAddr` che ora vale `new_dim+1` e smette di seguire `o_roAddr`. Nel frattempo il valore di `o_roAddr` continua a incrementare.
- S11: `new_o_roAddr` e `contatore` eseguono la stessa funzione dello stato precedente, tuttavia `o_roAddr` si ferma al valore che aveva in S10.
- S12: i 3 registri si comportano allo stesso modo di S11, ma in questo stato viene caricato in memoria il valore equalizzato di un pixel ponendo `o_we <= '1'`.
- S13: decremento il valore di `contatore` di 1, ricomincio a incrementare `o_roAddr` e `new_o_roAddr` facendo in modo che però `o_address` ora segua `o_roAddr`.
- S14: `o_roAddr` e `new_o_roAddr` non si incrementano più e ora `o_address` segue `new_o_roAddr`. Si ferma anche valore di `contatore`.
- S_FINAL: pongo `o_done <= '1'` e `o_en <= '0'` e la macchina termina.

2.2 Lettura dei pixel

Processo per la gestione del ciclo dedicato alla lettura di tutti i pixel tramite l'uso del numero di righe e colonne:



- S1: viene scritto il numero di colonne all'interno del registro **o_colonneIn** (registro che poi non verrà più modificato e utile per la gestione del secondo ciclo)
- S2: viene scritto il numero di righe all'interno del registro **o_righeIn** (registro che poi non verrà più modificato e utile per la gestione del secondo ciclo). Inoltre viene caricato nel registro **o_colonneAgg** il valore di **o_colonneIn** (registro che salva un valore e, quando necessario, decrementa il valore di 1).
- S3: viene caricato nel registro **o_righeAgg** il valore di **o_righeIn** (registro che salva un valore e, quando necessario, decrementa il valore di 1).
- S1xN: stato che decrementa di 1 il valore di **o_righeAgg** (tramite **sub_righe**), ponendo a 1 **righeAgg_sel**.

- S4: stato di loop che per ogni ciclo di clock decrementa di 1 il valore di `o_colonneAgg` (tramite `sub_colonne`), ponendo a 1 `colonneAgg_sel`.
- S5: stato che riporta il valore di `o_colonneAgg` al valore iniziale contenuto in `o_colonneIn` e nel frattempo decrementa di 1 il valore di `o_righeAgg` (tramite `sub_righe`), ponendo a 1 `righeAgg_sel`.
- S6: stato che riporta il valore di `o_colonneAgg` al valore iniziale contenuto in `o_colonneIn`.

2.3 Calcolo max_pixel_value e min_pixel_value e applicazione algoritmo per calcolare new_pixel_value

Processo dedicato alla determinazione del pixel con valore massimo e minimo, del delta_value e dello shift_level e del nuovo valore del pixel





Figure 1: Gestione o_address

- S3: salva il valore del primo pixel in `o_pixelIn`, `o_pixelMax`, mentre in `o_pixelMin` viene caricato il valore 255.
- S1x1: stato di eccezione quando la tabella contiene un solo pixel, viene salvato il valore di quel pixel in `o_pixelMin`.
- S4-S5-S6-S7-S_{1xN}: stati in cui vengono letti tutti i pixel di una colonna e viene verificato quale sia il pixel con valore massimo e minimo.
- S8: carica nel registro `delta_value` la differenza tra i valori finali di `o_pixelMax` e `o_pixelMin` e carica il valore di `i_data` in `o_pixelIn`.
- S9: carica il valore di `i_data` in `o_pixelIn`.
- S10: parte il secondo ciclo e inserisco il primo valore della tabella nel registro `o_current_pixel_value` e salvo nel registro `shift_level` la differenza tra 8 e il valore di `o_floor`.
- S14: stato che per ogni ciclo carica il valore di un pixel nel registro `o_current_pixel_value`.

3 Risultati sperimentali

3.1 Report di sintesi

3.2 Simulazioni

. test bench 1 (cosa fa e perchè lo fa e cosa verifica; per esempio, controlla una condizione limite) ii. test bench 2 (....)

4 Conclusioni

Nel progettare il componente hardware, abbiamo prestato particolare attenzione nel rimuovere tutti i latch presenti.