Motorola 68000 (simplificado)

Nesta versão do Motorola 68000, tanto instruções quanto dados têm o mesmo tamanho de palavra, 16-bit.

O número de instruções foram reduzidos em relação à versão original, pois se trata de um processador CISC com mais de um CORE para cálculos em paralelo.

Tanto a sintaxe assembler quanto a configuração das instruções em código de máquina estão listadas após na seção "3 – Tipos de instrução".

Os tipos de endereçamento também foram simplificados para facilitar o desenvolvimento deste simulador.

1 - Tipos de endereçamento

Os tipos de endereçamento são:

n
$$\in \{0, 1, ..., 7\}$$

 $\in \{0, 1, ..., 2^{16} - 1\}$
x $\in \{0, 1, ..., 2^{16} - 1\}$

Registrador de dados direto	Dn
Registrador de endereços direto	An
Registrador de endereços indireto	(An)
Endereço direto	<ea></ea>
Imediato	#x

2 - Campos de instrução

Os campos de instrução são os seguintes:

[15	10] [9	6] [5	3] [2	0]
Tipo instrução	Tipo en	id Reg	origem Re	eg destino

"Tipo de instrução" utiliza 6-bits para representar qual operação o processador deve executar. O conteúdo deste campo está melhor especificado após esta seção.

"Tipo end" utiliza 4-bits para representar alguns dos tipos de endereçamento possíveis. São esses:

"Tipo de end. à esquerda" 00 – 00 "Tipo de end. à direita" .

Exemplos:

Dn, Dn	[0000]
Dn, An	[0001]
An, (An)	[0110]
An, <ea></ea>	[0111]
(An), Dn	[1000]

Totalizando assim 16 combinações. O endereçamento imediato é informado pelo campo "Tipo de instrução".

3 - Tipos de instrução

```
Op1 \in {Dn, An, (An), <ea>}
Op2 \in {Dn, An, (An), <ea>}
<dado> \in {0, 1, ..., 2^{16} - 1}
Rn \in {D0, D1, ..., D7, A0, A1, ..., A7}
```

Sintaxe assembler

Código de máquina							
Х	N	Z	V	С	<- Condição de operação		

X = Extended

N = Negative

Z = Zero

V = Overflow

C = Carry

ADD Op1 Op2

0000	000000				
*	*	*	*	*	

ADDI #<dado> Op2

0000	000001			XX	XXX	
*	*	*	*	*		

AND Op1 Op2

000010					
Х	*	*	0	0	

ANDI #<dado> Op2

0000	000011				XXX	
Х	*	*	0	0		

CLR Op1

000100				XX	 XXX
Х	0	1	0	0	

CMP Op1 Op2

0001	01				
Х	*	*	*	*	

DIVS Op1 Op2

000110				 	
Х	*	*	*	0	

EOR Op1 Op2

0001	000111				
Х	*	*	0	0	

EORI #<dado> Op2

0010	001000				XXX	
Х	*	*	0	0		

EXG Rn, Rn

0010	001001			X-X-	
Х	Х	Х	Х	х	

JMP <ea>

0010	001010				XXX	XXX
Х	Х	Х	Х	Х		

LSL #<data> Op2

001011				XX	XXX	
*	*	*	0	*		

LSR #<data> Op2

001100				XX	XXX	
*	*	*	0	*		

MOVE Op1 Op2

001101					
Х	*	*	0	0	

MULS Op1 Op2

0	001110					
	Х	*	*	0	0	

NEG Op1

0011	001111				 xxx
*	*	*	*	*	

NOP

0100	010000				XXX	XXX
Х	Х	Х	Х	Х		

NOT Op1

010001				xx	 XXX
Х	*	*	0	0	

OR Op1 Op2

0100	010010				
Х	*	*	0	0	

ORI #<data> Op2

0100	010011				XXX	
Х	*	*	0	0		

SUB Op1 Op2

0101	010100				
*	*	*	*	*	

SUBI #<dado> Op2

010101				XX	XXX	
*	*	*	*	*		

BEQ Op1

010110				XX	 XXX
Х	Х	Х	Х	Х	

BGE Op1

0101	010111				 XXX
Х	Х	Х	Х	Х	

BGT Op1

0110	011000				 XXX
Х	Х	Х	Х	Х	

BLE Op1

0110	011001				 XXX
Х	Х	Х	Х	х	

BLT Op1

0110	011010				 XXX
Х	Х	Х	Х	х	

BMI Op1

0110	011011				 XXX
Х	Х	Х	Х	Х	

BPL Op1

011100				XX	 XXX
Х	Х	Х	Х	Х	

HALT

011101				XXXX	XXX	XXX
Х	Х	Х	Х	Х		