
به نام خدا

آزمایش چهارم مکرر


- ۱. در این بخش می خواهیم عدد مشخص شده در ۸ دیپ سوئیچ موجود در بورد extension که به صورت می خواهیم عدد مشخص شده در ۸ دیپ سوئیچ موجود در بورد one hot وارد شده است را در یکی از Seg آن نشان دهیم. برای این کار از یک انکودر ۸ به ۳ کمک بگیرید و مدار را با در نظر گرفتن حالت های زیر طراحی کنید و با استفاده از بورد FPGA آن را تست کنید.
 - i. اگر هیچ کدام از دیپ سوئیچ ها یک نبودند، تمام Segاهای 7-Segها خاموش باشند.
- ii. اگر یکی از آن ها فعال بودند، ورودی مجاز داده ایم و عدد انکود شده در یکی از Seg-ها نمایش داده شود. مثلا در صورتی که دیپ سوئیچ ها به شکل ۰۰۱۰۰۰۰ باشند (رقم سمت راست Isb است)، عدد ۵ در Seg تشان داده شود.
- iii. اگر دو سوئیچ یا بیشتر یک بودند، دو نقطه ی وسط 7-Segها به عنوان خطا روشن، یا تمام -7 اگر دو سوئیچ یا بیشتر یک بودند، دو نقطه ی وسط Segها حرف E را نمایش دهند.
- ۲. یک priority encoder ۸ به ۳ را توسط وریلاگ توصیف کرده و با استفاده از دیپ سوئیچ ها و یکی از Seg
- ۳. یک ماجول دیکودر ۳ به ۸ طراحی کنید و توسط LEDها و دیپ سوئیچ های موجود آن را تست کنید.
- ۴. برای این بخش یک جمع کننده BCD طراحی می کنیم. این جمع کننده، دو ورودی ۴ بیتی خود را که هر کدام نشان دهنده ی یک عدد تک رقمی دسیمال است، از ۸ دیپ سوئیچ بورد extension می گیرد و پس از انجام عملیات جمع، یکان خروجی را در یکی از Seg او دهگان را در یکی از bled نمایش می دهد. دقت کنید که بازه ی مجاز هر کدام از ورودی ها [0,9] است، و در نتیجه خروجی می تواند در

بازه ی [0,18] قرار گیرد و دهگان آن فقط می تواند یک باشد. اگر هر کدام از ورودی ها معتبر نبود، یعنی ده یا بیشتر از ده بود، یکی از Seg-آهای طرفین نماد E را به عنوان خطا نشان دهد. اگر هر دو ورودی نامعتبر بودند دو E در طرفین نمایش داده شود. توجه کنید که برای تبدیل عدد باینری به BCD، مجاز به استفاده از نماد تقسیم (/) یا باقیمانده (%) در وریلاگ نیستید و کد وریلاگی که برای این مبدل زدید و RTL schematic آن توسط دستیار آموزشی بررسی می شود.



- مداری طراحی کنید که دو عدد ۴ بیتی A و B را از طریق دیپ سوئیچ ها بگیرد و سه خروجی زیر را در led[2:0]
 - led[0] = A > B و A = B unsigned بودن.
 - ii. با فرض (2's complement) signed بودن A و led[1] = A>B بودن
 - led[2] = A==B .iii

به التى پلكسر ۸ به ۱ را در وريلاگ توصيف كنيد به طورى كه dip ها را به [0] ادر برد اصلى التى پلكسر مثلا ماكس كند. سلكتور سه بيتى اين مالتى پلكسر را از سه تا از كليدهاى روى برد اصلى بگيريد، مثلا .button_mb[2:0]



مدار را بر روی بورد پیاده سازی کنید و به ازای [7:0] dip های ثابت، ورودی سلکتور ماکس را تغییر دهید و مدارتان را صحت سنجی کنید.

مداری که پیاده سازی کرده اید، یک گیت سه ورودی configurable یا programmable است که ورودی های مداری که پیاده سازی کرده اید، یک گیت سه و خروجی آن [ed_mb[0] است. با تغییر دادن دیپ سوئچ ها گیت ساخته شده را طوری بورد اصلی است و خروجی آن and سه ورودی، میه ورودی، تا به طور کلی هر شده را طوری configure می کنید که یک میتواند داشته باشد را پیاده سازی کند. به این گیت ها و درودی میتواند داشته باشد را پیاده سازی کند. به این گیت الله عستند و تقریبا FPGA و گیت های پایه ی آن همین LUTها هستند و تقریبا پیام مدار های ترکیبی که توسط وریلاگ در Vivado توصیف می کنید، به این گیت ها تبدیل می شوند.

با تنظیم LUTای که ساخته اید توسط دیثپ سوئیچ ها، مدار یک xor سه ورودی، یک nand سه ورودی و یک	
full adder را پیاده سازی کنید و با دکمه ها و ledی موجود در بورد اصلی آن را صحت سنجی کنید. برای full	
adder فقط خروجی carry out را در خروجی نشان دهید.	