

## (6609) Laboratorio de Microcomputadoras

# Proyecto: ( tp4 interrupción externa)

Profesor: Ing. Jorge A. Alberto  Cuatrimestre / Año: 1ro/2020  Turno de clases prácticas: Miércoles  Jefe de Trabajos Prácticos: Pedro Martos  Docente guía:  Autores Seguimiento del proyecto  Nombre Apellido Padrón  Cristian Simonelli 87879  Observaciones:			T						
Turno de clases prácticas:  Jefe de Trabajos Prácticos:  Docente guía:  Autores  Seguimiento del proyecto  Nombre Apellido Padrón  Cristian Simonelli 87879		Profesor:	Ing. Jorge A. Alberto						
Jefe de Trabajos Prácticos:  Docente guía:  Seguimiento del proyecto  Nombre Apellido Padrón  Cristian Simonelli 87879									
Autores Seguimiento del proyecto  Nombre Apellido Padrón  Cristian Simonelli 87879									
Autores Seguimiento del proyecto  Nombre Apellido Padrón  Cristian Simonelli 87879	Jefe de Ti								
Nombre Apellido Padrón  Cristian Simonelli 87879		Docente guía:							
Nombre Apellido Padrón  Cristian Simonelli 87879		T							
Cristian Simonelli 87879			Seguimiento del proyecto						
Observaciones:	Cristian Sim	onelli 87879							
Observaciones:									
Observaciones:									

Firma Profesor

Objetivo:			
Desarrollo.	2		
Registros para el uso de interrupciones externas	2		
Registro de control de interrupciones externas:	2		
Máscara de interrupción externa.	2		
SEI.	2		
Listado de componentes:	3		
Diagrama en bloques:	4		
Circuito esquemático:	5		
Diagrama de flujos:	6		
Código:	7		
Resultado:	8		
Conclusiones:	8		

## **Objetivo:**

El objetivo del trabajo práctico es capturar una interrupción externa y a partir de la misma prender o apagar leds.

#### Desarrollo.

Se utiliza la interrupción INTO del Atmega328p, por flanco.

INTO Se encuentra en PD2. (pin 9 de arduino Uno).

Cuando se detecta el flanco se llama a la ISR correspondiente, en este caso INT0addr.

En la rutina de interrupción de llama a la función delay del tp para titilar el led.

# Registros para el uso de interrupciones externas

#### Registro de control de interrupciones externas:

En este registro se elige la forma de activación de la interrupción.

En este caso se utiliza interrupción por flanco, pero podría ser por cambio de valor.

The external interrupt control register A contains control bits for interrupt sense control.

Bit	7	6	5	4	3	2	1	0	
(0x69)	-	-	-	-	ISC11	ISC10	ISC01	ISC00	EICRA
Read/Write	R	R	R	R	R/W	R/W	R/W	R/W	•
Initial Value	0	0	0	0	0	0	0	0	

Table 12-2. Interrupt 0 Sense Control

ISC01	ISC00	Description	
0	0	The low level of INT0 generates an interrupt request.	
0	1	Any logical change on INT0 generates an interrupt request.	
1	0	The falling edge of INTO generates an interrupt request.	
1	1	The rising edge of INT0 generates an interrupt request.	

#### Máscara de interrupción externa.

Bit	7	6	5	4	3	2	1	0	_
0x1D (0x3D)	_	-	-	-	-	-	INT1	INT0	EIMSK
Read/Write	R	R	R	R	R	R	R/W	R/W	•
Initial Value	0	0	0	0	0	0	0	0	

Se pone el 1 el bit correspondiente a la interrupción que se va a utilizar. En este caso bit 0.

#### SEI.

Habilita interrupciones globales, setea el bit de interrupciones en el status reg. Ambas, La global interrupt flag y el correspondiente bit en EIMSK tiene que estar activados para que se produzca la interrupción.

#### 108.1. Description

Sets the Global Interrupt Flag (I) in SREG (Status Register). The instruction following SEI will be executed before any pending interrupts.

Operation:

(i) I ← 1

Syntax: Operands: Program Counter:

(i) SEI None  $PC \leftarrow PC + 1$ 

16-bit Opcode:

1001 0100 0111 1000

# Listado de componentes:


Placa arduino UNO Atmega 328p \$659 aprox 10 usd.

2 led (pack de 10) \$70.


2 resistencias 220 ohm 1/8w 1% \$50.

1 switch \$10.

# Diagrama en bloques:



# Circuito esquemático:



# Diagrama de flujos:



# Código:

```
.include "m328pdef.inc"
.def dummyreg = r21
.cseg
.org 0x0000
          jmp
                 configuracion
.org INTOaddr
                  isr_int0
.org INT VECTORS SIZE
configuracion:
                      dummyreg,low(RAMEND)
              ldi
              out
                     spl,dummyreg
              ldi
                      dummyreg,high(RAMEND)
              out
                      sph,dummyreg
                      ldi
              out
                      DDRD, dummyreg
              ldi
                      dummyreg, 0x04
              out
                      PORTD, dummyreg
                      dummyreg, 0xff ; Port b OUTPUT
              ldi
                      DDRB, dummyreg
              out
                      dummyreg, (1 << ISC01) ; 0x02 ; IEO falling edge
              ldi
                      EICRA, dummyreg
              sts
              ldi
                      dummyreg, (1 \ll INTO) ; 0x01 ; turn IEO on
                      EIMSK,dummyreg
              out
```

```
cbi
                       PORTB, 1
                       PORTB, 0
               sbi
               sei
main:
               jmp main
isr_int0:
              push
                       r20
               cbi
                       PORTB, 0
               ldi
                       r20, 10
                       switch led
loop:
               call
               call
                       delay
                       r20
               dec
              brne
                       loop
               cbi
                       PORTB, 1
                       PORTB, 0
               sbi
                       r20
              pop
              reti
reti
switch led:
                      r16
              push
              push
                      r17
                      r16, PORTB
               in
               ldi
                      r17, 0x02
```

```
eor
                      r16, r17
               out
                       PORTB, r16
                       r17
               pop
                       r16
               pop
               ret
delay:
                           r20
               push
                            r21
               push
                            r22
               push
               ldi
                            r22, 40
loop1:
                ldi
                            r21, 255
loop2:
                ldi
                            r20, 255
loop3:
                             r20
                dec
                            loop3
               brne
                            r21
               dec
               brne
                            loop2
                            r22
               dec
               brne
                            loop1
                            r22
               pop
                            r21
               pop
                            r20
               pop
               ret
```

## Resultado:

Se logra controlar la interrupción 0 por flanco.

## **Conclusiones:**

Se puede controlar la interrupción 0 por flanco, sin embargo cada tanto, se dispara 2 veces.

Esto debe ser producto del rebote, probablemente se tendría que implementar un control del rebote del switch por software.