



# Synthèse de Circuits utilisant l'Arithmétique Virgule Fixe

### Soutenane de Master SESI Maminionja Ravoson

Roselyne Chotin-Avot / Thibault Hilaire

29 Septembre 2015

- Le Sujet
- 2 Mise en œuvre
- Tests et Validations
- 4 Analyse des Résultats
- **6** Conclusion et Perspectives


# Contexte du stage

- Le projet FxPSynthesis Action initiative du LIP6
  - Collaboration entre 2 équipes du LIP6 : CIAN et PEQUAN
  - Développement d'un outil commun pour la conception de circuits
  - Un flot complet accélérer le développement d'applications
- Les participants:
  - CIAN (Circuits Intégrés Analogiques et Numériques)
     Dpt Système sur Puce
  - **PEQUAN** (Performance et Qualité des Algorithmes Numériques)

    Dpt Calcul Scientifique

### Du filtre au circuit

• **Objectif**: avoir un outil de synthèse de haut-niveau pour les filtres linéaires, en utilisant l'arithmétique virgule fixe



FiPoGen: Fixed Point code Generator

Stratus : Générateurs paramétrables de composants matériels

### L'existant au LIP6


### À notre disposition, on a:

- **FiPoGen**: un outil qui permet de transformer un algorithme de haut niveau en du code virgule fixe déjà spécifié.
  - développé dans l'équipe PEQUAN
  - Entrée : la forme implicite spécialisée S.I.F
  - Sortie : l'oSoP graphe de calcul en virgule fixe
- **Stratus**: ensemble de générateurs paramétrables et méthodes qui permet de décrire des composants matériels de manière procédurale.
  - développé dans l'équipe CIAN
  - en Python
  - sortie : VHDL

# La problématique




# La problématique



- Validation du VHDL ?

# La problématique






- Le Sujet
- 2 Mise en œuvre
- Tests et Validations
- 4 Analyse des Résultats
- **5** Conclusion et Perspectives

# Environnement de dev et d'expérimentation


- Gnu/**Linux** 2.6
- Python 2.7 avec zipfile, lxml.etree, math, scipy.io, numpy, pickle, shutil
- FiPoGen, AMPL/Bonmin
- Stratus (lib arith, modules stratus, packages stratus)
- Git pour la gestion de version
- Matlab/Simulink
- GHDL pour la simulation VHDL
- Quartus pour voir la NetList RTL


# Le flot à développer

Schéma du flot à développer




- les tâches spécifiques au stage:
  - Concevoir le module "SLX to SIF"
  - Développer le module "oSoP to VHDL" à l'aide de Stratus
  - **Intégrer** ces modules avec FiPoGen pour former un outil de conception commun entre les 2 équipes







• Extraire la liste des blocs et la liste des lignes




- Extraire la liste des blocs et la liste des lignes
- Aplatir le design s'il y a des sous-systèmes



- Extraire la liste des blocs et la liste des lignes
- Aplatir le design s'il y a des sous-systèmes
- Labelliser chaque blocs




- Extraire la liste des blocs et la liste des lignes
- Aplatir le design s'il y a des sous-systèmes
- Labelliser chaque blocs
- Établir l'équation au niveau de chaque bloc, regrouper les sommes




- Extraire la liste des blocs et la liste des lignes
- Aplatir le design s'il y a des sous-systèmes
- Labelliser chaque blocs
- Etablir l'équation au niveau de chaque bloc, regrouper les sommes
- Déduire le SIF, rendre la matrice J triangulaire

# Développement du module oSoP2VHD

• **Principes :** Parcourir l'oSoP et instancier le générateur Stratus correspondant à chaque opérateur




# Intégration : le flot complet




- Le Sujet
- 2 Mise en œuvre
- Tests et Validations
- 4 Analyse des Résultats
- **5** Conclusion et Perspectives

### Validation du module SLX2SIF

Validation sur les 2 types de structures de d'adaptateur pour LWDF



Validation sur un exemple de LWDF de 5è ordre (EUSIPCO15)



### Validation du module SLX2SIF


#### Les fonctionnalités internes vérifiés sont :

- Récupération des paramètres des blocs
  - Gain (Gain)
  - DelayLength (Delay)
  - Inputs (Sum)
- Traitement des sous-systèmes (SubSystem)
- Groupement des additions
- Établissement de l'équation pour chaque bloc


#### On a les mêmes matrices à la sortie

### Validation de la génération de la liste oSoP

### On a **automatisé** la génération de la liste d'oSoP




### Validation du module SIF2VHDL



Les 2 codes génèrent les même sorties

# Exemple de génération de circuit



Validation visuelle du circuit

- Le Sujet
- 2 Mise en œuvre
- Tests et Validations
- 4 Analyse des Résultats
- **(5)** Conclusion et Perspectives

# Analyse des Résultats

Fonctionnalités	Validation
Comparaison à un exemple fait manuellement	OK
Test sur différents exemples de petites structures	OK
Test sur un exemple avec plus de 80 blocs	OK
Test sur le LWDF	OK
SLX2SIF	OK
Support des systèmes MIMO	OK
Génération d'oSoP	OK
Génération automatique de la liste des oSoPs	OK
Le module oSoP2VHDL	OK
Génération automatique de tout le circuit	OK
Vérification visuel des netlists	OK
La simulation du circuit entier généré	NOK

#### Remarque:

- C'est l'optimisation des largeurs qui prends beaucoup plus de temps
- Des cas ou la largeur calculé vaut 0 poseront des problèmes !

### Calendrier



- Le Sujet
- 2 Mise en œuvre
- Tests et Validations
- 4 Analyse des Résultats
- 5 Conclusion et Perspectives

# Apport du travail de stage

- Mise à l'épreuve de FiPoGen et correction de quelques bugs, surtout sur la manipulation des SIF et oSoP
- Ajout d'import Simulink dans FiPogen : le module SLX2SIF
- Développement d'un module de génération de circuit à partir d'un oSoP avec Stratus : module oSoP2VHD
- Un flot automatique : Création d'un preuve de concept pour un outil de synthèse de filtre numérique : de la modélisation en diagramme de blocs vers la description matérielle
- Expérience en Python, en Filtre numérique, en FxP

# Perspectives

- Améliorer le temps d'optimisation des largeurs, Essayer d'autres solveurs
- Développer FiPoGen pour traiter complètement les systèmes MIMO
- Étendre le module d'import Simulink pour supporter plus de type de blocs
- Créer un module inverse SIF vers Simulink
- Validation du circuit entier au niveau VHDL
- Gestion plus fine des erreurs

# Merci beaucoup

# Merci de votre aimable attention!

