高度センサー信号処理のための Analog-VLSI

Open-IP(Index)

池田 博一* 宇宙航空研究開発機構 宇宙科学研究本部

平成17年3月7日

概要

高機能高性能の Analog-VLSI を短期間で効率良く、しかも一定の確実性をもって開発することができるような礎を構築すべく、公開の IP として Analog-VLSI のビルディングブロックを提供します。最初に、検索の便宜のために目次を集約しました。

Introduction

Contents

1	Analog-VLSI Open-IP プロジェクトの背景	13
2	Analog-VLSI Open-IP プロジェクトの目的	15
3	Analog-VLSI Open-IP プロジェクトの具体的内容	16
4	Analog-VLSI Open-IP プロジェクトから期待される波及効果	17
Fi	gures 1 アナログ技術が必須とされる分野	15
1 C	Circuit Design ontesnts	
1	回路記述1.1 回路図とネットリスト	19 19 20

^{*}ikeda.hirokazu@jaxa.jp

2	回路	8記述の手順	2 1
	2.1	トランジスタレベルでの記述	21
		2.1.1 入出力端子	21
		2.1.2 電源	21
		2.1.3 ディジタル回路とアナログ回路	22
	2.2	シンボルの生成	22
	2.3	上位階層の記述	22
	2.4	最上位階層の記述・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	23
3	準拠	心する半導体プロセス	23
4	露光	tマスクのレイアウトについて	23
2	P	ads	
\mathbf{C}	onte	ents	
1	パッ	ッドとは	25
2	パッ	アドの類型	25
3	оре	en-IP におけるパッド回路	26
4	パッ	リド配置の具体例	40
${f T}_{f i}$	able	${f s}$	
	-1	18.14.0.任将15.00分	0.0
	1	パッドの種類と用途・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	26
Fi	igur	es	
		パッドのシンボル	27
	2	PAD	27
	3	PATHR	28
	4	PATH	28
	5	PDIN	29
	6	PDOUT	29
	7	PDTHR	30
	8	PDTH	30
	9	PVDD0	31
	10	PVDD1	31
	11	PVDDE	32
	12	PVDD	32
	13	PVSS0	33
	14	PVSS1	33

	15 PVSSE	34
	16 PVSS	34
	17 PNOT	35
	18 TROUT	35
	19 パッド配置の具体例	40
3	Logic Gates	
Co	ontents	
1	アナログ回路における論理回路	42
2	論理ゲート回路	43
3	フリップフロップ回路	54
4	フリップフロップ回路の応用	59
${f A}$	INV1S 回路の試験回路	63
Ta	bles	
	1 論理ゲート回路 IP	42
	1 論理ゲート回路 IP	43
	2 フリップフロップ回路 IP	54
F'i;	gures	
	1 論理ゲート回路のシンボル一覧	
	2 INV1(アナログ回路用)	44
	3 INV1P (ディジタル回路用)	44
	4 INV1F	45
	5 INV4 (アナログ回路用)	45
	6 INV4P(ディジタル回路用)	45
	7 NAND (アナログ回路用)	45
	8 NANDP(ディジタル回路用)	45
	9 NAND3(アナログ回路用)	46
	10 NAND3P (ディジタル回路用)	46
	11 NOR (アナログ回路用)	46
	12 NORP (ディジタル回路用)	46
	13 INV1S	47
	14 TRBUF	47
	15 ANDP	48
	16 AND3P	48

	17	AND4P	49
	18	AND5P	49
	19	フリップフロップ回路のシンボル一覧	54
	20	RSFF1	55
	21	RSFF2	55
	22	GINVP	56
	23	LATCHP	56
	24	DFFP	57
	25	EDFFP	57
	26	SHIFT4	59
	27	SELECTOR	59
	28	COUNTA	60
	29	INV1S 回路の試験回路	63
4	В	Bias Circuits	
Co	onte	ents	
1	バイ	イアス回路	64
Α	来歴	<u>₹</u>	72
	>I\/III	-	
-			
Ίε	ble	S	
	1	バイアス回路 IP	65
Fi	gur	es	
	S ⁴¹ \		
	1	バイアス回路のシンボル一覧	65
	2	BIAS 回路	66
	3	BIASP 回路	66
	4	BIAS1 回路	67
	5	BIAS2 回路	67
	6	BIAS4 回路	68
	7	BIASE 回路	68
	8	BIASF 回路	69 60
	Э	DIASGEN 開始	69
5	Iı	nterface Circuits	
Co	onte	ents	

2	電圧対電流変換型のアナログマルチプレクサ	81			
A	LVD/LVR 回路の試験治具	88			
В	HITR1 回路、HITR2 回路の試験治具				
\mathbf{C}	アナログマルチプレクサの試験治具	91			
D	来歴	93			
					
18	ables				
	1 低レベルディジタル信号インターフェース回路 IP の一覧	74			
	2 マルチプレクサ回路 IP の一覧	81			
Fi	gures				
		75			
	1 低レベルディジタル信号インターフェース回路シンボルの一覧	75			
	2 LVD 回路	75 76			
	3 LVR 回路	76 76			
	5 LVR3 回路	70 77			
	6 LVR4 回路	77			
	7 HITR1 回路	78			
	8 HITR2 回路	78			
	9 電圧対電流変換型のアナログマルチプレクサ回路のシンボル一覧	82			
	10 MUX1 回路	82			
	11 MUX2B 回路	83			
	12 MUX3B 回路	83			
	13 SHPR2 回路	84			
	14 MUX4 回路	84			
	15 POWER 回路	88			
	16 LVD/LVR 回路の試験治具	88			
	17 HITR1 回路、HITR2 回路の試験治具	90			
	18 THTL 回路	91			
	19 理想演算增幅器回路	91			
	20 アナログマルチプレクサの試験治具	92			
e	Posistance Cinquits and DC food had for a presentific	.			
6	Resistance Circuits and DC-feed-back for a preamplifie	ľ.			
C	ontents				
1	抵抗回路	95			
2	前置増幅器の直流帰還回路	100			

A	\mathbf{RF}	1 回路を用いた反転増幅回路	107
В	CF	INV 回路を用いた非反転型微分積分回路	108
\mathbf{C}	\mathbf{RF}	2 回路を用いた前置増幅器の構成例	109
D	FB	1 回路を用いた前置増幅器の構成例	111
\mathbf{E}	FB	2 回路を用いた前置増幅器の構成例	112
\mathbf{F}	\mathbf{FB}	3 回路を用いた前置増幅器の構成例	113
\mathbf{G}	FB	4 回路を用いた前置増幅器の構成例	11 4
н	\mathbf{FB}	5 回路を用いた前置増幅器の構成例	115
Ι	FB.	AMP 回路を用いた前置増幅器の構成例	116
J	来歴		117
Тя	ables		
	1 2	抵抗回路の IP 一覧	
Fi	gur	es	
	1	抵抗回路のシンボル一覧	96
	2	RF1 回路	97
	3	RF2 回路	97
	4	RF3 回路	98
	5	CFINV 回路	98
	6	前置増幅器用直流帰還回路のシンボル一覧	101
	7	FB1 回路	101
	8	FB2 回路	102
	9	FB3 回路	102
	10	FB4 回路	103
	11	FB4B 回路	103
	12	FB5 回路	104
	13	FBAMP 回路	104
	14	RF1 回路を用いた反転増幅回路	107
	15	CFINV 回路を用いた非反転型微分積分回路	108
	16	前置増幅器回路 PrC	109
	17	RF1 回路を用いた前置増幅器の構成例	110
	18	FB1 回路を用いた前置増幅器の構成例	111
	19	FB2 回路を用いた前置増幅器の構成例	

	20 FB3 回路を用いた前置増幅器の構成例 21 FB4 回路を用いた前置増幅器の構成例 22 FB5 回路を用いた前置増幅器の構成例 23 FBAMP 回路を用いた前置増幅器の構成例	114 115
7	Preamplifiers	
C	ontents	
1	前置増幅器用増幅要素	119
\mathbf{A}	PrC2 回路を用いた前置増幅器の構成例	126
В	PrD 回路を用いた前置増幅器の構成例	127
\mathbf{C}	PrE2 回路を用いた前置増幅器の構成例	128
D	来歷	129
	bles 1 前置増幅器用増幅要素の IP 一覧	119
	~ 1	119
	1 前重指幅67774幅安系のフラボル 見・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	3 PrC 回路	
	4 PrC2 回路	
	5 PrD 回路	
	6 PrE 回路	122
	7 PrE2 回路	122
	8 PrF 回路	123
	$9 - \Pr{ ext{C2}}$ 回路を用いた前置増幅器の構成例 \dots	126
	10 PrD 回路を用いた前置増幅器の構成例	127
	11 PrE2 回路を用いた前置増幅器の構成例	128
8	Comparators	
U	ontents	
1	シングルエンド型コンパレータ回路の IP	131

2		
\mathbf{A}	COMP3 の試験回路	146
В	COMP4の試験回路	148
\mathbf{C}	COMP5 の試験回路	150
D	COMP6 の試験回路	151
\mathbf{E}	来歴	152
Ta	ables	
	1 シングルエンド型コンパレータ回路の IP 一覧	131
	2 差動型コンパレータ回路の IP 一覧	136
\mathbf{Fi}	gures	
	1 シングルエンド型コンパレータ回路 IP のシンボル一覧	132
	2 COMP0 回路	
	3 COMP1 回路	
	4 COMP2 回路	133
	5 HYS1 回路	134
	6 COMP3 回路	134
	7 差動型コンパレータ回路のシンボル一覧	136
	8 DTA1 回路	137
	9 HYS2 回路	137
	10 COMP4 回路	138
	11 DTA2R 回路	140
	12 DTA2P 回路	141
		142
		143
		144
	16 COMP6 回路	
	17 DAC1 回路	-
		147
		148
		149
		150
	22 COMP6 の試験回路	151

9 Versatile Amplifiers and Peak-hold Circutis

1	汎用	月増幅回路の IP	154
2	ピー	- クホールド回路の IP	160
\mathbf{A}	ワン	ショットタイマー	164
A	来歷	<u>≢</u>	165
Ta	ables	s	
	1	汎用増幅回路の IP 一覧	154
	2	ピークホールド回路の IP 一覧	160
Fi	gure	es	
	1	汎用増幅回路 IP のシンボル一覧	154
	2	SHPR1 回路	155
	3	SHPR2 回路	156
	4	OP1 回路	157
	5	OP1B 回路	158
	6	OP2 回路	159
	7	OP3 回路	159
	8	ピークホールド回路 IP のシンボル一覧	160
	9	SW0 回路	161
	10	PH1 回路	161
	11	PH2 回路	162
	12	PH3 回路	162
	13	OST 回路	164
	14	OST 回路の試験回路	165
10) .	A-to-D Converters	
Co	onte	ents	
1	T-t	o-A 変換回路の IP	168
2	A-t	o-D 変換回路の IP	172
3	Q-t	o-T 変換回路の IP	177
4	Q-t	o-Q 増幅回路の IP	179

A 来歴

Fi	gur	es	
	1	CSW0 回路	168
	2	SW0P 回路	169
	3	TAC 回路	170
	4	TAC 回路の試験冶具	171
	5	CSW1 回路	172
	6	RAMPD 回路	173
	7	COUNTB 回路	173
	8	ランプダウン型 A-to-D 変換回路の構成例	
	9	Q-to-T 変換回路の構成例	177
	10	FB4C 回路	
	11	FB4D 回路	
	12	Q-to-Q 増幅回路の構成例	181
11	L :	Noise Evaluation	
Co	$\operatorname{ont}\epsilon$	ents	
1	二重	種相関サンプリング方式における電子雑音	185
2	四重	種相関サンプリング方式における電子雑音	190
3	微分	う 積分フィルター方式における電子雑音	195
\mathbf{A}	来歴	<u>▼</u>	199
Ta	ble	s	
	1	二重相関サンプリング方式による雑音評価のまとめ	187
	2	四重相関サンプリング方式による雑音評価のまとめ	
	3	微分積分方式による雑音評価のまとめ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	199
ъ.			
F1	gur	es	
	1	DCS 回路	185
	2	二重相関サンプリング方式の回路構成例	188
	3	二重相関サンプリング方式における雑音評価回路	189
	4	QCS 回路	190
	5	四重相関サンプリング方式の回路構成例	191
	6	四重相関サンプリング方式における雑音評価回路	194
	7	微分積分方式の回路構成例	195

12	2	Test Fixtures	
Co	onte	ents	
1	1.1	alog-VLSI インターフェースの概要 目的	
2	2.1)信号インターフェ - ス 高速下りインターフェース	207
3	上点 3.1 3.2)信号インターフェ - ス 中速上りインターフェース	
A	関連	重する電子部品のデータシート	219
Ta	ıble	${f s}$	
	1 2 3	アナログ電源	202
Fi	gur	es	
	1 2 3 4	電源系統	204 205
	5	高速下りインターフェースにおけるケーブル信号波形	
	7 8 9		208 209
	10 11	中速下りインターフェースにおけるケーブル信号波形	210 211
	12 13 14	低速下りインターフェースにおける入出力信号波形	213 214
	15	中速上りインターフェースにおける入出力信号波形	215

	16	中速上りインターフェースにおけるケーブル信号波形	216
	17	低速上りインターフェース	217
	18	低速上りインターフェースにおける入出力信号波形	217
	19	低速上りインターフェースにおけるケーブル信号波形	218
1	3	FD- $SOI(1)$	
C	ont	ents	
1	Int	croduction	221
2	IP	for logic circuits	222
3	고-	ナログ回路の IP	231
3	3.1	,ロッ回路の IP - バイアス回路	
	3.1	増幅要素	
	3.3	- 場間女系	
		差動増幅回路	
		左助省幅凹路 · · · · · · · · · · · · · · · · · · ·	
	3.5	スイック 回路	200
T	able	es	
\mathbf{F}^{i}	igur	res	
	1	論理ゲートのシンボル一覧	223
	2	inv1BF 回路(ボディーフロート)	224
	3	inv1 回路(ボディータイ)	224
	4	inv1PBF 回路(ボディーフロート)	224
	5	inv1P 回路(ボディータイ)	225
	6	inv1SBF 回路(ボディーフロート)	225
	7	inv1S 回路(ボディータイ)	
	8	nand4PBF 回路(ボディーフロート)	
	9	nand4P 回路(ボディータイ)	
	10	and4PBF 回路(ボディーフロート)	
	11	and4P 回路(ボディータイ)	
	12	selector 回路	228
	13		
	14	BIAS 回路	
	15	BIAS_HALF 回路	
	16	BIAS_Q 回路	233
	17	BIAS_P 回路	234
	18	BIAS_P_HALF 回路	
	19	増幅回路要素のシンボル一覧	
	20	PR_1 回路	
	_ ~	· ——	

2	PR_1_HALF 凹路	238
2	PR_2 回路	238
2	PR_2_HALF 回路	239
2	OP1 回路	239
2	OP1_HALF 回路	240
2	- 帰還回路のシンボル一覧 2	243
2	FB1 回路	244
2	FB4_A 回路	244
2	FB4_B 回路	245
3	FB6 回路	245
3	差動増幅器及び関連する回路ブロックのシンボル一覧 2	248
3	DIFA_S 回路	248
3	DIFA_S_HALF 回路	248
3	DIFA_M 回路	249
3	DIFA_M_HALF 回路	249
3	DIFA_F 回路	250
3	DIFA_F_HALF 回路	250
3	DIFA_TH 回路	250
3	DIFA_COMP 回路	251
4	ACC 回路	251
4	スイッチ回路のシンボル一覧2	256
4	SW0 回路	256
4	SW1 回路	257
14	$FD ext{-}SOI(2)$	
C		
Cor	ents	
1 1	里回路の IP 2	60
	-	
2	リップフロップ回路の IP 2	69
Tab		
lau		
Fig	res	
1	소교수 나 주는 사람이 무슨 사이지 > > > > > > > > > > > > > > > > > > >	N CO
1	論理ゲートのシンボル一覧(追加分)	
2	NANDPBF 回路(ボディーフロート)	
3	NANDP 回路(ボディータイ)	
4	NAND3PBF 回路(ボディーフロート)	
5	NAND3P 回路(ボディータイ)	
6	NAND5PBF 回路(ボディーフロート)	
7	NANUSU 1914X (TOTAL) 9	バマ
8	NAND5P 回路(ボディータイ)	

		NORP 四路(かティータイ)	
	10	NOR4PBF 回路(ボディーフロート)	
	11	NOR4P 回路(ボディータイ)	265
	12	AND2P 回路	266
	13	AND3P 回路	266
	14	AND5P 回路	266
	15	フリップフロップ回路及びその構成要素のシンボル一覧	270
	16	INVG1 回路	270
	17	SWG2 回路	271
	18	INVG3 回路	271
	19	INVG4 回路	271
	20	INVG5 回路	272
	21	INVG6 回路	272
	22	AO22 回路	273
	23	DFFX 回路	273
	24	DFFR 回路	274
	25	EDFFR 回路	274
	26	LATCH 回路	275
15	5 .	$FD ext{-}SOI(3)$	
\mathbf{C}_{i}	onte	onta	
C	ome	ents	
1	ディ	ィジタル入出力パッド	
			280
2			280 285
2	アナ	⁻ ログ入出力パッド	
2		ーログ入出力パッド s	285
2 Ta	アナ ables 1	- ログ入出力パッド s ディジタル電源の種別	285
2 Ta	アナ ables 1	ーログ入出力パッド s	285
2 Ta	アナ ables 1	- ログ入出力パッド s ディジタル電源の種別	285
2 Ta	アナ ables 1 2	- ログ入出力パッド s ディジタル電源の種別	285
2 Ta	アナ ables 1	- ログ入出力パッド s - ディジタル電源の種別	285 286 286
2 Ta	アナ ables 1 2	ログ入出力パッド s ディジタル電源の種別 ディジタル電源の種別 es ディジタル入出力パッドのシンボル一覧	286 286 286
2 Ta	アナ ables 1 2 gure	- ログ入出力パッド s - ディジタル電源の種別	286 286 286
2 Ta	アナ ables 1 2 gure	r ログ入出力パッド s ディジタル電源の種別 ディジタル電源の種別 es ディジタル配源の種別 CORNER_CELL 回路 ADD_VSS_CORE 回路	286 286 286
2 Ta	アナ ables 1 2 sgure 1 2	- ログ入出力パッド s ディジタル電源の種別	286 286 286 281
2 Ta	rtables 1 2 gure 1 2 3	r ログ入出力パッド s ディジタル電源の種別 ディジタル電源の種別 es ディジタル配源の種別 CORNER_CELL 回路 ADD_VSS_CORE 回路	286 286 286 281
2 Ta	アナ ables 1 2 sgure 1 2 3 4	r ログ入出力パッド s ディジタル電源の種別 ディジタル電源の種別 es ディジタル配源の種別 CORNER_CELL 回路 ADD_VSS_CORE 回路 ADD_VDD_CORE 回路	286 286 286 281 281 281
2 Ta	77 ables 1 2 gure 1 2 3 4 5	Fログ入出力パッド s ディジタル電源の種別 ディジタル電源の種別 es ディジタル人出力パッドのシンボル一覧 CORNER_CELL 回路 ADD_VSS_CORE 回路 ADD_VSS_OUT 回路	286 286 286 281 281 281 282
2 Ta	77 ables 1 2 sgure 1 2 3 4 5 6	Fログ入出力パッド s ディジタル電源の種別 ディジタル電源の種別 es ディジタル入出力パッドのシンボル一覧 CORNER_CELL 回路 ADD_VSS_CORE 回路 ADD_VDD_CORE 回路 ADD_VSS_OUT 回路 OBUF 回路	285 286 286 281 281 282 282 282
2 Ta	77 ables 1 2 sgure 1 2 3 4 5 6 7	Fログ入出力パッド S ディジタル電源の種別 ディジタル電源の種別 es ディジタル入出力パッドのシンボル一覧 CORNER_CELL 回路 ADD_VSS_CORE 回路 ADD_VDD_CORE 回路 ADD_VSS_OUT 回路 OBUF 回路 IBUF 回路	285 286 286 281 281 282 282 283 283 283

10	PAD_IOVDDA 回路	36
11	PAD_IOGNDA 回路	36
12	PAD_COREVDDA 回路	37
13	PAD_COREGNDA 回路	37
14	ADD_COREVDDA 回路	37
15	PAD_COREGNDA 回路	38
16	PAD_IBUF_ANALOG 回路	38
17	PAD_IBUF_WORES 回路	38
10		
16	FD-SOI(4)	
Cont	ents	
1 /	ノターフェース回路 29	1
1 1.	フターフェース凹崎 29	"
1 1.	フターフェース回路 29	,,
		,
Table	es	
	es	
Table	es	
Table Figur	es res)1
Table Figur	es res インターフェース回路のシンボル一覧29)1)1
Table Figur 1 2	es res インターフェース回路のシンボル一覧)1)1
Table Figur 1 2 3	es es インターフェース回路のシンボル一覧)1)1)2
Table Figur 1 2 3 4	es res インターフェース回路のシンボル一覧 29 LVDSD 回路 (LVDS ドライバ) 29 LVDSR 回路 (LVDS レシーバ) 29 DIFA_D 回路 29)1)1)2)2
Table Figur 1 2 3 4 5	es es インターフェース回路のシンボル一覧)1)1)2)2
Table Figur 1 2 3 4 5 6	es でes インターフェース回路のシンボル一覧 29 LVDSD 回路 (LVDS ドライバ) 29 LVDSR 回路 (LVDS レシーバ) 29 DIFA_D 回路 29 DIFA_D_HALF 回路 29 HITSUMR 回路 29)

以上