

4.2 半导体存储原理及芯片

半导体存储器分为随机存储器（RAM）和只读存储器（ROM）。

RAM又分为SRAM和DRAM。

主存：DRAM；

Cache：SRAM

4.2 半导体存储原理及芯片



存储信息原理

- 静态存储器SRAM（双极型、静态MOS型）：
依靠双稳态电路内部交叉反馈的机制存储信息。功耗较大，速度快，作Cache。
- 动态存储器DRAM（动态MOS型）：
依靠电容存储电荷的原理存储信息。功耗较小，容量大，速度较快，作主存。

※相关术语

TTL(Transistor-Transistor Logic), 晶体管-晶体管逻辑

输出 L: $<0.8V$; H: $>2.4V$ 。

输入 L: $<1.2V$; H: $>2.0V$

ECL(Emitter Couple Logic), 射极耦合逻辑

MOS(Metal-Oxide Semiconductor), 金属氧化物半导体, 即场效应管)

CMOS(Complementary Metal-Oxide Semiconductor), 即
互补对称金属氧化物半导体

输出 L: $<0.1 \times V_{cc}$; H: $>0.9 \times V_{cc}$

输入 L: $<0.3 \times V_{cc}$; H: $>0.7 \times V_{cc}$

引入

- 我国氧化镓新进展！从硅到氧化镓，半导体是如何“进化”的？(baidu.com)
- 美对华芯片限制细则公布，施压台积电、英特尔等头部企业(baidu.com)
- 近三年来，美国不断加强对中国半导体产业的管制，中国作出应对,财经,国际经济,好看视频(baidu.com)

4.2.1 静态MOS存储单元与芯片



以静态MOS **存储元**为基本单元按照某种组织模式构建起来的存储器称为静态MOS存储器。


存储一位二进制
代码信息的器件

存储元：存储器中最小存储单位。
若干存储元形成存储单元，若干存储单元形成存储器。

4.2.1 静态MOS存储单元与芯片

静态MOS存储器的组成：

- 存储体
- 地址译码电路
- 驱动电路
- I/O电路
- 控制电路



4.2.1 静态MOS存储单元与芯片

1. 六管单元存储电路

(1) 组成

T1、T3: MOS反相器

T2、T4: MOS反相器

触发器


T5、T6: 控制门管

Z: 字线, 选择存储单元(高电平)

$\overline{W}$ 、W: 位线, 完成读/写操作

(2) 定义

T1导通, T2截止—0; T1截止, T2导通—1




(3) 工作

Z: 加高电平, T5、T6导通, 选中该单元。

写入: 在 $\bar{W}/W$ 上分别加高/低电平, 写1/0。

读出: 充电后根据 $\bar{W}/W$ 上有/无电流, 读出0/1。



T1导通, T2截止—0; T1截止, T2导通—1


解释: 写入1, $\bar{W}$ 高电平, W低电平, W通过T6使B点放电至低电平, T1截止; W 通过T5对A充电至高电平, T2导通。若原存信息为1, 即T1截止T2导通, 则Z加高电平时, W通过T6和T2对地形成放电回路, 因此W上有电流, 读出1。

(3) 工作

Z: 加高电平, T5、T6导通, 选中该单元。

写入: 在 $\bar{W}/W$ 上分别加高/低电平, 写1/0。

读出: 充电后根据 $\bar{W}/W$ 上有/无电流, 读出0/1。



(4) 数据保持

T1导通, T2截止—0; T1截止, T2导通—1

Z: 加低电平, T5/T6截止, 该单元未选中, 保持原状态
只要电源正常, 保证向导通管提供电流, 便能维持一管导通、另一管截止的状态不变, 故称静态存储单元。

静态单元是非破坏性读出, 读出后不需重写。

存储原理: 依靠双稳态触发内部交叉反馈电路存储信息

回顾：

●存储体

- 每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据
- 存储容量与地址、数据线数目有关：

芯片的存储容量


= 存储单元数 × 存储单元的位数 = $2^M \times N$

M：芯片的地址线根数

N：芯片的数据线根数

2. 存储芯片举例

[例] SRAM芯片 Intel 2114 (1K×4位)



地址: A9~A0; 数据: D3~D0 (双向输入/输出)

控制端: $\begin{cases} \text{片选 } \overline{CS} \begin{cases} = 0 & \text{选中芯片} \\ = 1 & \text{未选中芯片} \end{cases} \\ \text{写使能 } \overline{WE} \begin{cases} = 0 & \text{写} \\ = 1 & \text{读} \end{cases} \end{cases}$

V_{CC} : 电源, GND: 接地

练习


1 一个 $16K \times 32$ 位的SRAM的芯片，其数据线和地址线和为（）

A 48 B 46 C 36 D 39

4.2.2 动态MOS存储单元与芯片


1

SRAM存储单元的不足



- 晶体管过多
- 存储密度低
- 功耗大

4.2.2 动态MOS存储单元与芯片



动态MOS四管存储单元



去掉两个负载管


- 提升存储密度
- 减少功耗
- 降低成本



增加两个电容缓存电荷

- 电容不能永久保存电荷
- 增加额外电路补充

4.2.2 动态MOS存储单元与芯片



动态MOS四管存储单元

1. 四管动态存储单元

(1) 结构


T1、T2: 记忆管

C1、C2: 栅极电容

T3、T4: 控制门管

Z: 字线

$\overline{W}$ 、 W : 位线



(2) 定义

0: T1导通, T2截止
(C1带电荷, C2无电荷)


1: T1截止, T2导通
(C1无电荷, C2带电荷)

(3) 工作

Z: 加高电平, T3、T4导通, 选中该单元。

写入：在 $\bar{W}/W$ 上分别加高/低电平，写入1/0。


读出： $\bar{W}/W$ 先预充电至高电平，断开充电回路，Z再加高电平，再根据 $\bar{W}/W$ 上有/无电流，读出0/1。



解释：写入1， $\bar{W}$ 高电平，W低电平， $\bar{W}$ 通过T3对C2充电高电平，T2导通；C1放电至低电平，T1截止
若原存信息为1，C2上有电荷，T1截止T2导通，W通过T2和T4放电，有电流流过，读出1。

写入：在 $\bar{W}/W$ 上分别加高/低电平，写入1/0。

读出： $\bar{W}/W$ 先预充电至高电平，断开充电回路，Z再加高电平，再根据 $\bar{W}/W$ 上有/无电流，读出0/1。



(4) 数据保持


Z：加低电平，T3/T4截止，该单元未选中，保持原状态。
需定期向电容补充电荷（动态刷新），故称动态存储器
四管单元是非破坏性读出，读出过程即可实现刷新。

2. 单管动态存储单元



进一步提高存储密度

- 核心是电容
- 裁剪冗余电路



电容用于存储电荷，
有电荷代表1，否则
代表0

2. 单管单元电路

(1) 组成

C: 存储单元 T: 控制门管
Z: 字线 W: 位线

(2) 定义


0: C无电荷, 电平 (低)
1: C有电荷, 电平 (高)

(3) 写入

Z加高电平, 使T导通, 在W上加高/低电平, 写1/0

(4) 保持

Z加低电平, 使T截止, 该单元未选中, 保持原状态。




(5) 读出数据

W预充至高电平后，断开充电回路，

Z加高电平，使**T**导通

根据**W**线电位是/否降低，判断读到数据 0/1

单管单元是破坏性读出，读出后需**重写**。



0: C无电荷，电平（低）


1: C有电荷，电平（高）

注：由于电容放电，读出“1”后，原来存储的信息被破坏，需重新写入才能再生

动态MOS存储器DRAM原理：

将存储信息以电荷形式存于电容之中。

特点：不需要双稳态电路，简化结构，降低芯片功耗。使芯片集成度得到提高。DRAM需要定期刷新才能保存信息不变，所以称为动态存储器。



3 动态存储器的刷新

1. 刷新含义和原因

含义：定期向电容补充电荷 $\longrightarrow$ 刷新。

[原因]

动态存储器依靠电容电荷存储信息，没有电源(V_{cc})持续供电，电荷会泄漏，故需定期向电容补充电荷，才能维持存储的信息不变。

注意刷新与重写的区别

破坏性读出后的自动操作，以恢复原来信息。
与读写操作无关，定期自动补充电荷以保持信息。

2. 最大刷新间隔 DDR: 64ms

以封装后的一个存储芯片为单位，64ms内必须对所有片内存储单元刷新一遍。

3. 刷新方法：逐行刷新

刷新1行所用的时间：刷新周期 T_{ref} (小于存取周期)

刷新1块芯片所需的刷新周期数由芯片的刷新矩阵的行数和最大刷新间隔决定。

对比访存与刷新

(1) CPU访存

由CPU通过地址总线（AB）提供行+列地址，进行随机访问。


(2) 动态芯片刷新

由刷新地址计数器提供行地址（RA），在64ms内逐行完成全部存储单元的刷新

4. 刷新周期的安排

(1) 集中刷新

64ms内集中安排所有刷新周期。



(2) 分散刷新

各刷新周期分散安排在存取周期中。



用在低速系统中。



在任何一个存储周期内，分为访存和刷新两个子周期。

- 访存时间内，供CPU和其他主设备访问。
- 在刷新时间内，对DRAM的某一行刷新。



存储周期为存储器存储周期的两倍

(3) 异步刷新

各刷新周期分散安排在64ms内, 每隔一段时间刷新1行。



[例] 某DDR内存容量8GB, 其刷新的技术规格标注为:
4096 Refresh Cycles/64ms, 请计算 T_{ref}

$$T_{ref} = 64\text{ms} / 4096\text{行} \approx 15.625\text{微秒/行}$$

即平均15.625 μs 自动刷新1行, 64ms内才能完成片内所有行的刷新。

目前的DDR系列存储器, 采用这种刷新方式。



避免了分散式刷新中不必要的多次刷新, 提高了整机速度; 同时又解决了集中式刷新中“死区”时间过长的问題。




例题

例：64K×1位DRAM芯片中，存储电路由4个独立的128×128的存储矩阵组成。设存储器存储周期为500ns，单元刷新间隔是2ms。

集中式刷新


用在实时要求不高的场合



- 在2ms单元刷新间隔时间内，集中对128行刷新一遍，所需时间 $128 \times 500\text{ns} = 64\mu\text{s}$ ，其余时间则用于访问操作。
- 在内部刷新时间（64μs）内，不允许访存，这段时间被称为死时间。

分散式刷新

用在低速系统中



在任何一个存储周期内，分为访存和刷新两个子周期。


- 访存时间内，供CPU和其他主设备访问。
- 在刷新时间内，对DRAM的某一行刷新。



存储周期为存储器存储周期的两倍，即 $500\text{ns} \times 2 = 1\mu\text{s}$ 。

因此，每过 $128 \times 1\mu\text{s}$ ，整个存储器就被刷新一次，在2ms内进行15次刷新

异步式刷新



- 异步刷新采取折中的办法，在2ms内分散地把各行刷新一遍。
- 刷新信号的周期为 $2\text{ms}/128=15.625\mu\text{s}$ 。让刷新电路每隔 $15\mu\text{s}$ 产生一个刷新信号，刷新一行。
- 避免了分散式刷新中不必要的多次刷新，提高了整机速度；同时又解决了集中式刷新中“死区”时间过长的问题。

●动态MOS存储器

- 组成：DRAM存储器跟SRAM类似，也包含存储矩阵、行列地址译码和读写电路、控制电路，另外又增加了行、列地址锁存器。
- 原因：这是由于DRAM集成度高，每个芯片容量大，所需地址引线较多，难以封装，因此采用分时复用技术，将地址分两次输入，可以减少一半地址引线。

4. 存储芯片举例

[例] DRAM芯片2164
(64K×1位)



数据端: Di (输入), Do (输出)

地址端: $\text{A}_7 \sim \text{A}_0$ (分时复用, 可提供16位地址)

控制端: 写使能信号 ($\overline{\text{WE}}$): 0-写入; 1-读出;


行选 $\overline{\text{RAS}}=0$ 时: $\text{A}_7 \sim \text{A}_0$ 为行地址 (即高8位)

列选 $\overline{\text{CAS}}=0$ 时: $\text{A}_7 \sim \text{A}_0$ 为列地址 (即低8位)

动态刷新: 行选信号送达, 即可实现自动刷新;


5. SRAM与DRAM存储芯片区别

DRAM



空闲/刷新 D_i $\overline{\text{WE}}$ $\overline{\text{RAS}}$ A₀ A₂ A₁ V_{cc}

SRAM



地址端：A₇~A₀（分时复用，可提供16位地址）

行选 $\overline{\text{RAS}}$ =0时：A₇~A₀为行地址（即高8位）

列选 $\overline{\text{CAS}}$ =0时：A₇~A₀为列地址（即低8位）

动态刷新：行选信号送达，即可实现自动刷新；

SRAM与DRAM之间的比较

SRAM

- ✓以双稳态触发内部交叉反馈电路为基本存储单元;
- ✓由片选信号对芯片进行访问
- ✓可与CPU直接相连
- ✓不需要额外的刷新电路;
- ✓速度快, 但集成度低, 功耗和价格较高
- ✓通常用做小容量的高速缓冲存储器。

DRAM

- ✓以单个MOS管为基本存储单元
- ✓没有片选信号, 由RAS和CAS控制对芯片的访问
- ✓一般不直接与CPU相连, 通过DRAM控制器与CPU连接
- ✓要不断进行刷新 (Refresh) 操作 读操作也有刷新功能区别于写, 只需要给出行地址。刷新地址由刷新地址计数器而非CPU给出
- ✓集成度高、价格低、功耗小, 但速度比SRAM慢
- ✓通常用做主存

SRAM与DRAM之间的比较

小结

表 3.1 SRAM 和 DRAM 各自的特点

特 点	类 型	
	SRAM	DRAM
存储信息	触发器	电容
破坏性读出	非	是
需要刷新	不要	需要
送行列地址	同时送	分两次送（复用）
运行速度	快	慢
集成度	低	高
存储成本	高	低
主要用途	高速缓存	主机内存

4.2.3 RAM存储器介绍

1、静态RAM

依靠存储单元中的交叉反馈电路形成互锁，通过电源对电路的持续供电以存储信息。

❖SB SRAM

同步突发静态随机访问存储器

常作为Cache (高速缓存)

存储特点： 能向CPU提供两种按突发地址访问存储器的方式。

(交替突发和线性突发)

❖MP SRAM

多端口静态随机访问存储器

存储特点：提供多个读地址端口、写地址端口、数据I/O端口。

❖FIFO SRAM

先进先出的静态随机访问存储器

存储特点：支持以不同速率访问存储器，数据先进先出、后进后出。

(常用在接口电路，作为数据缓冲器)

2、动态RAM

依靠存储单元中形成的栅级电容来保存信息，不需要持续电源，因此需要定期逐行刷新。

❖EDO DRAM

扩展数据输出动态随机访问存储器

存储特点：行列地址译码后定位到存储单元，能整体锁定一列数据，保持该列在输出缓冲区中的数据开放，直到列改变或读周期切换。

可避免重复的同列寻址和数据读操作，速度快。

❖SDRAM

同步动态随机访问存储器

存储特点：采用DRAM存储结构，但半导体工艺和工作机制有改进。

※同步时序，时钟上升沿触发。

※具备对芯片的**行、列单元**整体锁定功能。

※内部存储器采用了支持并行操作的分组结构，可交替与外部交互数据。

10多年前作为计算机主存，现在已基本弃用。

❖ DDR SDRAM

在SDRAM基础上，逐步发展起来的双倍数据率、同步动态、随机访问存储器。

存储特点： DRAM存储结构，同步时序，在时钟信号的**上升和下降沿**各触发 1 次存储读写操作。

※提供数据预读（bits）：



❖ GDDR SDRAM

专用于显存的DDR存储器

“天河2号”的协处理配置GDDR5局存储器（8GB）

4.2.4 ROM存储器介绍

介绍几种主要的ROM类型：

1、MROM

即掩模型的只读存储器；

基本原理：

根据存储信息的二进制代码，设计相应的光刻掩模
(1-有元件、0-无元件)

特点：存储的信息固定不变，不可改写

应用：字符点阵存储器、微程序存储器等。

2、PROM

即可编程型的只读存储器

基本原理：

芯片出厂时其存储的内容为**全0**，用户可通过专用的写入器将信息自行写入；

结破坏型或者熔丝型；

芯片特点：

写入操作是**不可逆的**，用户只能写入**1次**，无法再次重写数据；

应用场合：可编程逻辑阵列(**PLA**)等。

3、EPROM

即擦除型可编程的只读存储器

基本原理：

- ※写入器在25v下写入数据，在5v下读数据；
- ※通过紫外线照射擦除数据；

芯片的特点：

- ※工作环境下存储芯片为只读模式；
- ※可擦写次数有限，通常几十次；
- ※需专用擦写器，只能芯片级擦除；

4、EEPROM

即电擦除型可编程只读存储器

基本原理：

※采用了更方便的高电压擦除数据的方式，可只对特定存储单元加高压形成电子隧道擦除其数据，其它单元数据保持不变；

※通常采用金属-氮-氧化硅的集成工艺；

芯片的特点：

※工作环境下存储芯片为只读模式；

※比EPROM更方便；

※需要专用擦写器，可实现比特级擦除；

5、FLASH

即闪存, 是一种快速擦写型的ROM

基本原理:

※沿用了EPROM的简单结构和浮栅/热电子注入写入方式, 可**芯片级**擦除;

※兼备EEPROM的**比特级电擦除**特性;

芯片的特点:

※掉电时信息不丢失, 功耗低、存储密度高;

※**芯片级+比特级**数据擦除方式, 读写速度很快;

※可在计算机内实现擦写, **不需专用擦写器**;

典型应用: U盘、SSD固态硬盘等。

练习

复用

1 一个16K*4位的DRAM的芯片，其地址引脚和数据引脚各为（）

C

A 14、1 B 7、1 C 7、4 D 14、4

2 动态存储器的刷新中，刷新一块芯片所需的刷新周期数由（）决定。

A. 芯片矩阵的行数和列数

B. 芯片矩阵的列数

C. 芯片矩阵的行数

D. 以上都不对

练习

3 下列导致DRAM比SRAM慢的原因是 () 多选

A DRAM需要刷新操作

B DRAM读写过程中其地址分行、列分时传送

C 读操作前先进行预充操作

D DRAM 的容量比SRAM容量大

4 下列关于DRAM刷新的描述中，正确的是 ()

A 刷新地址可由CPU给出

B 集中刷新虽然保持了存储体的高速特性，但存在死时间

C 异步刷新方式既保持了高速特性，也不存在死时间

D 分散刷新由于刷新次数过多，大大降低了存储体的性能

ABC

BCD

练习

5 下列关于动态存储器的描述中，正确的是（）多选

ABCD

A 读操作也具有刷新功能

B DRAM比相同工艺的SRAM要慢

C 根据DRAM的工作原理可知，相同容量的DRAM比SRAM功耗低

D 某DRAM芯片的地址引脚数据为12根，则其容量为16M

$$2^{24} = 2^{20} * 2^4$$