

4.3 半导体存储器的设计

4.3.1 存储器的设计原则

存储器通常有：**RAM型 ROM型 RAM+ROM混合型**

设计存储器时, 要考虑以下因素:

(1) 接口协议的匹配

物理特性、功能规范、电平特性、时序逻辑
等等。

(2) 存储芯片（颗粒）选择

失电后保存信息：SRAM或ROM芯片

运行期存储信息：DRAM芯片

存储器指标 { 地址空间、
位宽、
工作频率、
电压等 } → 选择存储芯片（技术规格）

(3) 存储器的地址分配与地址译码


芯片内部地址、芯片选择信号

(4) 芯片的布局和排线


地址线、数据线、片选、R/W控制线等。

4.3.2 半导体存储器逻辑设计

需解决：芯片的选用、
片内地址分配与片选逻辑、
信号线的连接。



对于如下的内存结构示意图：



在已知内存总容量和内存颗粒规格情况下：

- 1、如何选用芯片？（技术规格、数量）
- 2、芯片地址分配与片选逻辑？
- 3、线路的连接、布局？

4.3 半导体存储器逻辑设计

一 存储扩展的基本概念及类型

1. 位扩展方式

进行位数扩充（即加大字长）；当主存储器的字数与单个存储芯片的字数相同而位数不同时，可采用位扩展的方式来构成主存储器。

由 $m \times n_1$ 的存储器芯片组成 $m \times n_2$ 的存储器，需要 n_2/n_1 片 $m \times n_1$ 的存储器芯片。

2. 字扩展方式

增加存储器中字的数量，而位的数量保持不变；当主存储器的字长与单个存储芯片的字长相同，而字数不同时，可采用字扩展方式。

由 $m_1k \times n$ 的存储器芯片组成 $m_2k \times n$ 的存储器，需要 $\lceil m_2/m_1 \rceil$ 片 $m_1k \times n$ 的存储器芯片。

3. 字位同时扩展方式

由 $m_1k \times n_1$ 的存储器芯片组成 $m_2k \times n_2$ 的存储器，需要 $(\lceil m_2/m_1 \rceil) \times (n_2/n_1)$ 片 $m_1k \times n_1$ 的存储器芯片。

两种访存地址的译码方式

1. 全译码方式

全译码方式是指选片地址部分必须全部有效，在以下两种情况下，必须用全译码方式。

- 1) CPU可访问的最大存储空间与实际使用的存储空间相同
- 2) 如果实际使用的存储空间小于CPU可访问的最大存储空间，而且对实际使用空间的地址范围有严格要求。

2. 部分译码方式

当实际使用的存储空间比CPU访问的最大存储空间小，并且对其地址范围没有严格要求，可用部分译码方式。

[例1]位扩展

用2114 ($1K \times 4$) SRAM芯片组成容量为 $1K \times 8$ 的存储器。

请给出芯片内部地址分配与片选逻辑,并画出M的结构原理框图。

1.计算芯片($1K \times 4b$)数量 (总容量: $1K \times 8b$)



(1) 位数扩展

$1K \times 4$	$1K \times 4$
---------------	---------------

 2片 $1K \times 4b \rightarrow 1K \times 8b$

(2) 地址线: 10 A0~A9; 数据线8 D0~D7

3. 线路连接




方案：

- (1) 位扩展，片选信号全连接，使其处于长有效状态
- (2) 数据线并联于CPU数据线
- (3) 控制线并联于CPU控制线
- (4) 地址线与CPU地址线并联。

所有存储芯片并行工作，贡献8位数据中的不同4位

1 位扩展练习

例1 用 $16\text{K} \times 8$ 位的存储芯片构建 $16\text{K} \times 32$ 位的存储器



1

位扩展练习

$$2^{14} \times 32$$


例1 用 $16\text{K} \times 8$ 位的存储芯片构建 $16\text{K} \times 32$ 位的存储器

$$2^{14} \times 8$$

所需芯片数量:

$$16\text{K} \times 32 / (16\text{K} \times 8)$$

$$= 4$$



(1) 位扩展, 片选信号全连接, 使其处于长有效状态

(2) 数据线并联于CPU数据线

(3) 控制线并联于CPU控制线

(4) 地址线与CPU地址线并联。

所有存储芯片并行工作, 贡献32位数据中的不同8位

1

位扩展练习

$$2^{14} \times 32$$


所需芯片数量:

$$16K \times 32 / (16K \times 8)$$

$$= 4$$

例1 用 $16K \times 8$ 位的存储芯片构建 $16K \times 32$ 位的存储器

$$2^{14} \times 8$$



(1) 位扩展，片选信号全连接，使其处于长有效状态

(2) 数据线并联于CPU数据线

(3) 控制线并联于CPU控制线

(4) 地址线与CPU地址线并联。

所有存储芯片并行工作，贡献32位数据中的不同8位

[例2]字扩展

用2114 ($1K \times 4$) SRAM芯片组成容量为 $4K \times 4$ 的存储器。

请给出芯片内部地址分配与片选逻辑,并画出M的结构原理框图。

1.计算芯片($1K \times 4b$)数量 (总容量: $4K \times 4b$)

(1) 位数扩展

4片 $1K \times 4b \rightarrow 4K \times 4b$

$1K \times 4$
$1K \times 4$
$1K \times 4$
$1K \times 4$

[例2]字扩展

用2114 ($1K \times 4$) SRAM芯片组成容量为 $4K \times 4$ 的存储器。

请给出芯片内部地址分配与片选逻辑,并画出M的结构原理框图。

1. 计算芯片($1K \times 4b$)数量 (总容量: $4K \times 4b$)

(1) 位数扩展

4片 $1K \times 4b \rightarrow 4K \times 4b$

$1K \times 4$
$1K \times 4$
$1K \times 4$
$1K \times 4$

2. 地址分配与片选逻辑

存储器寻址逻辑：两级译码寻址系统


芯片选择(第1级)+芯片内寻址(第2级)



哪些地址信号作为
片选信号?



哪些地址信号作为
片内寻址信号?



12位地址线

A11A10 A9 ... A0				
0	0	0	...	0
0	0	1	...	1
0	1	0	...	0
0	1	1	...	1
1	0	0	...	0
1	0	1	...	1
1	1	0	...	0
1	1	1	...	1
片选		片内地址		

每组1K寻址空间:

$$2^{10}=1K$$

片内 A₉~A₀

共4组芯片:


$$2^2=4$$

片选A₁₁~A₁₀



通常 高位地址形成片选逻辑。低位地址分配给芯片

3. 线路连接



- (1) 数据线并联
- (2) 读写控制并联
- (3) 地址线根据容量并联
- (4) A10~A11送到片选译码器输入端产生片选信号，由于输入是2位地址，因此产生4根片选信号，分别连接4片芯片的片选端


2

字扩展练习

例2 用16K× 8位 的存储芯片构建128k× 8位的存储器


所需芯片数量:

$$128K * 8 / (16K * 8) = 8$$



2


字扩展练习



2

字扩展练习

例2 用 $16\text{K} \times 8$ 的存储芯片构建 $128\text{K} \times 8$ 的存储器



(1) 数据线并联

(2) 读写控制并联


(3) 地址线根据容量并联

(4) $\text{A}_{14} \sim \text{A}_{16}$ 送到片选译码器输入端产生片选信号，由于输入是3位地址，因此产生8根片选信号，分别连接8片芯片的片选端

同位扩展各芯片并发工作不同，这里各存储芯片是串行工作的，具体哪一个芯片工作，取决于访问地址的高3位地址，所以8个芯片的地址范围也不同。

例2 用16K×8位的存储芯片构建128K×8位的存储器

计算每片的全局地址空间




A_{16}	A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	A_8	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0	
0	0	0	0	0	0	.	.	0									00000H-03FFFFH
0	0	0	0	1	1	.	.	1									
0	0	1	0	0	0	.	.	0									04000H-07FFFFH
0	0	1	1	1	1	.	.	1									
0	1	0	0	0	0	.	.	0									08000H-0BFFFFH
0	1	0	1	1	1	.	.	1									
.....																	
1	1	1	1	0	0	.	.	0									1C000H-1FFFFFH
1	1	1	1	1	1	.	.	1									

其中08000H~0BFFFFH存储空间保留不用 .16KB，第二个片选

其中08000H~0BFFFH存储空间保留不用。

- 所需芯片数量:
- $(128K - 16k) * 8 / (16K * 8)$
- = 7



[例3] 字位同时扩展

用2114 ($1K \times 4$) SRAM芯片组成容量为 $4K \times 8$ 的存储器。地址总线A15~A0 (低), 双向数据总线D7~D0 (低), 读/写信号线R/W。

请给出芯片内部地址分配与片选逻辑, 并画出M的结构原理框图。

1. 计算芯片($1K \times 4b$)数量 (总容量: $4K \times 8b$)

(1) 可以先扩展位数, 再扩展地址空间

$1K \times 4$	$1K \times 4$
$1K \times 4$	$1K \times 4$
$1K \times 4$	$1K \times 4$
$1K \times 4$	$1K \times 4$

2片 $1K \times 4 \longrightarrow 1K \times 8$
4组 $1K \times 8 \longrightarrow 4K \times 8$ } 8片($1K \times 4b$)

(2) 也可以先扩展地址空间, 再扩展位数

$1K \times 4$	$1K \times 4$
$1K \times 4$	$1K \times 4$
$1K \times 4$	$1K \times 4$
$1K \times 4$	$1K \times 4$

4片 $1K \times 4 \longrightarrow 4K \times 4$
2组 $4K \times 4 \longrightarrow 4K \times 8$ } 8片($1K \times 4b$)

2. 地址分配与片选逻辑

存储器寻址逻辑：两级译码寻址系统

芯片选择(第1级)+芯片内寻址(第2级)



哪些地址信号作为
片选信号?



哪些地址信号作为
片内寻址信号?

存储空间分配:

4KB存储器在16位地址空间（64KB）中占据任意连续区间。

16位地址线

A15...A12 A11A10 A9 ... A0

0 ... 0 0 0 0 ... 0

0 ... 0 0 0 1 ... 1

0 ... 0 0 1 0 ... 0

0 ... 0 0 1 1 ... 1

0 ... 0 1 0 0 ... 0

0 ... 0 1 0 1 ... 1

0 ... 0 1 1 0 ... 0

0 ... 0 1 1 1 ... 1

全0

片选

片内地址

每组1K寻址空间:

$$2^{10}=1K$$

片内 A₉~A₀

共4组芯片:

$$2^2=4$$

片选 A₁₁~A₁₀

64KB

⋮	
1K×4	1K×4
1K×4	1K×4
1K×4	1K×4
1K×4	1K×4
⋮	

地址码=片选地址 (2位)+片内地址 (10位)

芯片组 片内地址 片选信号 片选逻辑


1K×8	A9~A0	$\overline{CS}_0$	$\overline{A_{11}}\overline{A_{10}}$	0	1K×4	1K×4
1K×8	A9~A0	$\overline{CS}_1$	$\overline{A_{11}}A_{10}$	1	1K×4	1K×4
1K×8	A9~A0	$\overline{CS}_2$	$A_{11}\overline{A_{10}}$	2	1K×4	1K×4
1K×8	A9~A0	$\overline{CS}_3$	$A_{11}A_{10}$	3	1K×4	1K×4

高4位地址A15~A12全0，可以不使用。

3. 线路连接

(1) 扩展位数
(2) 扩展地址空间

(3) 读写控制线
(4) 片选逻辑电路



总线地址：00000101010101，试分析其寻址情况

[例2] 某半导体存储器，按**字节**编址。其中，**0000H~07FFH**为ROM区，选用EPROM芯片(**2KB/片**)；**0800H~13FFH**为RAM区，选用RAM芯片(**2KB/片**和**1KB/片**)。地址总线**A15~A0**（低）。给出地址分配和片选逻辑。

1. 计算容量和芯片数


ROM区： $(07FF_{16} - 0000_{16} + 1_{10}) \div 1024_{10} = 2K \cdots 1 \text{片}$

RAM区： $(13FF_{16} - 0800_{16} + 1_{10}) \div 1024_{10} = 3K \cdots \text{各} 1 \text{片}$

2. 地址分配与片选逻辑

存储空间分配： 先安排大容量芯片（放地址低端），再安排小容量芯片。
便于拟定片选逻辑。

A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	$A_9 \dots A_0$	
0	0	0	0	0	0	0 ... 0	(0000H)
⋮							
0	0	0	0	0	1	1 ... 1	(07FFH)
0	0	0	0	1	0	0 ... 0	(0800H)
⋮							
0	0	0	0	1	1	1 ... 1	(0FFFH)
0	0	0	1	0	0	0 ... 0	(1000H)
0	0	0	1	0	0	1 ... 1	(13FFH)



低位地址分配给芯片，高位地址形成片选逻辑：

芯片组	片内地址	片选信号	片选逻辑
2K × 8	$A_{10} \sim A_0$	$\overline{CS}_0$	$\overline{A_{15}} \overline{A_{14}} \overline{A_{13}} \overline{A_{12}} \overline{A_{11}}$
2K × 8	$A_{10} \sim A_0$	$\overline{CS}_1$	$\overline{A_{15}} \overline{A_{14}} \overline{A_{13}} \overline{A_{12}} A_{11}$
1K × 8	$A_9 \sim A_0$	$\overline{CS}_2$	$\overline{A_{15}} \overline{A_{14}} \overline{A_{13}} A_{12} \overline{A_{11}} \overline{A_{10}}$

用16Kx1位的存储芯片来组成64Kx8位的存储器,则在字方向和位方向分别扩展了()倍

- ☐ A 4,2
- ☐ B 8,4
- ☐ C 2,4
- ☒ D 4,8

提交

4个16Kx8位的存储芯片，可设计为（）容量的存储器

- ☒ A 32Kx16位
- ☐ B 16Kx16位
- ☐ C 32Kx8位
- ☐ D 8Kx16位

提交

16片2Kx4位的存储器可设计为()存储容量的16位存储器

- ☐ A 16K
- ☐ B 32K
- ☒ C 8K
- ☐ D 2K

提交

CPU地址总线24根,数据总线32根,用512Kx8位的RAM芯片构成该机主存,则该机主存最多需要()片改规格芯片

- ☐ A 256
- ☐ B 512
- ☐ C 64
- ☒ D 128

提交

练习1 某半导体存储器容量 $4K \times 8b$ 。其中固化区容量为 $2K \times 8b$ ，拟选用EPROM芯片2716 ($2K \times 8b$)；工作区 $2K \times 8b$ ，选用RAM芯片2114 ($1K \times 4b$)。地址总线A15~A0 (低)，双向数据总线D7~D0 (低)，读/写控制信号线 $\overline{R/W}$ 。

- (1) 组成该存储器需用多少块2716芯片和多少块2114芯片？
- (2) 各芯片需连入哪几根地址线？
- (3) 给出各芯片地址分配和各片选信号的逻辑式。
- (4) 画出组成的存储器逻辑框图

解：

- (1) 需1块2716、4块2114
- (2) 2716芯片需要A10-A0共11根地址线，2114需要A9-A0共10根地址线
- (3) 地址分配

组 号	芯片组合	
0	2 K×8 (2716)	
1	1 K×4 (2114)	1 K×4 (2114)
2	1 K×4 (2114)	1 K×4 (2114)

解:


- (1) 需1块2716、4块2114
- (2) 2716芯片需要A10-A0共11根地址线, 2114需要A9-A0共10根地址线
- (3) 地址分配: 存储空间4K, 需12根地址线

组 号	芯片组合		A ₁₅ A ₁₄ ...A ₁₂ A ₁₁ A ₁₀ A ₉ A ₈ ...A ₁ A ₀										
0	2 K×8 (2716)		0	0	...	0	0	0	0	...	0	0	
			0	0	...	0	0	1	1	1	...	1	1
1	1 K×4 (2114)	1 K×4 (2114)	0	0	...	0	1	0	0	0	...	0	0
			0	0	...	0	1	0	1	1	...	1	1
2	1 K×4 (2114)	1 K×4 (2114)	0	0	...	0	1	1	0	0	...	0	0
			0	0	...	0	1	1	1	1	...	1	1

组号	芯片容量	片内地址	片选信号	片选逻辑
0	2 K	A ₁₀ ~A ₀	$\overline{CS_0}$	$\overline{A_{11}}$
1	1 K	A ₉ ~A ₀	$\overline{CS_1}$	A ₁₁ $\overline{A_{10}}$
2	1 K	A ₉ ~A ₀	$\overline{CS_2}$	A ₁₁ A ₁₀

(4) 存储器逻辑框图

组号	芯片容量	片内地址	片选信号	片选逻辑
0	2 K	$A_{10} \sim A_0$	$\overline{CS}_0$	$\overline{A}_{11}$
1	1 K	$A_9 \sim A_0$	$\overline{CS}_1$	$A_{11} \overline{A}_{10}$
2	1 K	$A_9 \sim A_0$	$\overline{CS}_2$	$A_{11} A_{10}$



练习2 设计容量为14KB的半导体存储器，按字节编址，要求0000H(0)~1FFFH(8191)为ROM区，2000H(8192)~37FFH(14335)为RAM区，地址总线A16~A0(低)，双向数据总线D7~D0(低)，读写控制信号线R/W。可选用的存储芯片规格有EPROM(4KB/片)和RAM(2K×4位/片)。

- (1) 组成该存储器需用多少块ROM芯片和多少块RAM芯片？
- (2) 各芯片需连入哪几根地址线？
- (3) 给出芯片地址分配和片选逻辑式
- (4) 画出该存储器逻辑框图

解：（1）

ROM 区容量： $(1FFFH-0000H+1)\div 2^{10}=8K$ ，故 EPROM 要 2 片。

RAM 区容量： $(37FFH-2000H+1)\div 2^{10}=6K$ ，故 RAM 要 6 片。

（2）4KB 芯片需要地址线 A11-A0，2K×4 位芯片需要地址线 A10-A0

（3）地址分配与片选信号

组 号	芯片组合	
0	EPROM 4K×8	
1	EPROM 4K×8	
2	RAM 2K×4	RAM 2K×4
3	RAM 2K×4	RAM 2K×4
4	RAM 2K×4	RAM 2K×4

解：（1）

ROM 区容量： $(1\text{FFFH}-0000\text{H}+1)\div 2^{10}=8\text{K}$ ，故 EPROM 要 2 片。

RAM 区容量： $(37\text{FFH}-2000\text{H}+1)\div 2^{10}=6\text{K}$ ，故 RAM 要 6 片。

（2）4KB 芯片需要地址线 A11-A0，2K×4 位芯片需要地址线 A10-A0


（3）地址分配与片选信号

组 号	芯片组合		A ₁₅ A ₁₄ A ₁₃ A ₁₂ A ₁₁ A ₁₀ A ₉ A ₈ A ₇ ...A ₀	芯片组分配的 起止地址范围
0	EPROM 4K×8		0 0 0 0 0 0 0 0 0 0 ... 0	
			0 0 0 0 1 1 1 1 ... 1	
1	EPROM 4K×8		0 0 0 1 0 0 0 0 ... 0	
			0 0 0 1 1 1 1 1 ... 1	
2	RAM 2K×4	RAM 2K×4	0 0 1 0 0 0 0 0 ... 0	
			0 0 1 0 0 1 1 1 ... 1	
3	RAM 2K×4	RAM 2K×4	0 0 1 0 1 0 0 0 ... 0	
			0 0 1 0 1 1 1 1 ... 1	
4	RAM 2K×4	RAM 2K×4	0 0 1 1 0 0 0 0 ... 0	
			0 0 1 1 0 1 1 1 ... 1	

组号	芯片容量	片内地址	片选信号	片选逻辑
0	4K	A ₁₁ ~A ₀	$\overline{\text{CS}}_0$	$\overline{\text{A}}_{15} \overline{\text{A}}_{14} \overline{\text{A}}_{13} \overline{\text{A}}_{12}$
1	4K	A ₁₁ ~A ₀	$\overline{\text{CS}}_1$	$\overline{\text{A}}_{15} \overline{\text{A}}_{14} \overline{\text{A}}_{13} \text{A}_{12}$
2	2K	A ₁₀ ~A ₀	$\overline{\text{CS}}_2$	$\overline{\text{A}}_{15} \overline{\text{A}}_{14} \text{A}_{13} \overline{\text{A}}_{12} \overline{\text{A}}_{11}$
3	2K	A ₁₀ ~A ₀	$\overline{\text{CS}}_3$	$\overline{\text{A}}_{15} \overline{\text{A}}_{14} \text{A}_{13} \overline{\text{A}}_{12} \text{A}_{11}$
4	2K	A ₁₀ ~A ₀	$\overline{\text{CS}}_4$	$\overline{\text{A}}_{15} \overline{\text{A}}_{14} \text{A}_{13} \text{A}_{12} \overline{\text{A}}_{11}$


(4) 存储器逻辑框图

组号	芯片容量	片内地址	片选信号	片选逻辑
0	4K	$A_{11} \sim A_0$	$\overline{CS_0}$	$\overline{A_{15}} \overline{A_{14}} \overline{A_{13}} \overline{A_{12}}$
1	4K	$A_{11} \sim A_0$	$\overline{CS_1}$	$\overline{A_{15}} \overline{A_{14}} \overline{A_{13}} A_{12}$
2	2K	$A_{10} \sim A_0$	$\overline{CS_2}$	$\overline{A_{15}} \overline{A_{14}} A_{13} \overline{A_{12}} \overline{A_{11}}$
3	2K	$A_{10} \sim A_0$	$\overline{CS_3}$	$\overline{A_{15}} \overline{A_{14}} A_{13} \overline{A_{12}} A_{11}$
4	2K	$A_{10} \sim A_0$	$\overline{CS_4}$	$\overline{A_{15}} \overline{A_{14}} A_{13} A_{12} \overline{A_{11}}$



4.3.3 主存与CPU的连接


1. 系统的结构模式



(a) 模块式直连

连接特点:

- ※ CPU与存储器直接相连;
- ※ 存储器容量小, SRAM;
- ※ CPU-存储器, 两者集成在一块插卡上, 作为一个单独的计算模块来使用;



(b) 部件式总线挂接


微机系统（如个人电脑）中，普遍采用这种模式。

连接特点:

- ※ 存储器通过总线与CPU相连;
- ※ 存储器独立、容量大, DRAM;
- ※ 会与总线上的其它部件争夺总线控制权;

CPU 直接集成了
存储管理、PCI-E
等接口

高速
存储总线



(C) 专用存储总线

连接特点:

- ※ 存储器与CPU之间增设了专用的高速存储总线;
- ※ 存储器独立、容量大, DRAM;
- ※ 存储器独享存储总线的带宽;