# 高等计算机体系结构, 2021 年春季

## 作业 1: 指令集体系结构 (ISA) 和折衷

主讲教师: 栾钟治

助讲教师:杨海龙:助教:孙庆骁

作业下发时间: 2021年3月12日

作业回收时间: 2021年3月26日

### 1 指令集体系结构 (ISA) 40 分

本题的任务是比较五种不同风格的指令集代码序列的内存效率。不同的体系结构类型有:

- 1. 零地址的机器是一种基于栈的机器,它的所有操作都通过存储在操作数栈上的值进行。对于这种结构,可以假设它允许以下操作:
  - PUSH M 将位于内存地址 M 处的值压入操作数栈
  - POP M 弹出操作数栈并将值存入内存地址 M 处
  - OP 从操作数栈中弹出两个值,对这两个值执行二进制操作 OP,结果压回到操作数栈

注:要用栈机计算 A-B,需要以下的操作序列: PUSH A, PUSH B, SUB。SUB 执行完毕之后,A 和 B 不再在栈中,而 A-B 将出现在栈顶。

- 2. 单地址的机器使用一个累加器来执行计算。对于这种结构,可以假设它的 ISA 允许以下操作:
  - LOAD M 将存储在内存地址为 M 处的值载入累加器
  - STORE M 将累加器中的值存入内存地址为 M 处
  - OP M 对内存地址为 M 处存储的值和当前在累加器中的值执行二进制操作 OP, 结果存进累加器 (ACCUM=ACCUM OP M)
- 3. 双地址的机器有两个操作数来源,对这两个来源的操作数执行操作并将结果存回其中一个源。对 这种结构,可以假设它的 ISA 允许以下操作:
  - OP M1, M2 对存储在内存地址为 M1 和 M2 的值进行二进制操作 OP,将结果存回内存地址 M1 处 (M1 = M1 OP M2)
- 4. 三地址的机器,通常有两个操作数来源,执行操作后的结果存回不同于两个操作数来源的第三个目的地址。
  - (a) 对于一台操作数和结果目的地址都是内存地址的三地址机器,可以假设它的 ISA 允许如下操作:
    - OP M3, M1, M2 对存储在内存地址为 M1 和 M2 处的值执行二进制操作 OP, 结果存回内存地址为 M3 处 (M3 = M1 OP M2)
  - (b) 对于一台源和目的都是寄存器的三地址机器,使用内存操作将值载入寄存器 (MIPS 就是这种机器的例子)。对于这种结构,可以假设它的 ISA 允许如下操作:

- OP R3, R1, R2 对寄存器 R1 和 R2 中的值执行 OP 操作,将结果存回寄存器 R3 (R3 = R1 OP R2).
- LD R1, M 将内存地址为 M 处的值取出存入寄存器 R1
- ST R2, M 将寄存器 R2 中的值存入内存地址 M 处

对以上5种不同类型的指令集做出如下假设,计算内存效率:

代码的大小:每条指令都有一个操作码和一组操作数,

- 所有的操作码均为1字节(8 bits)
- 所有的寄存器操作数均为1字节(8 bits)
- 所有的内存地址均为 2 字节(16 bits)
- 所有的数据操作数均为 4 字节(32 bits)
- 所有指令的长度均为字节的整数倍

内存带宽:

内存带宽消耗=传输的代码量(代码大小)+ 传输的数据量 传输的数据量=涉及的数据数量 x 4 Bytes 对内存的访问没有其他的优化,变量 A, B, C, D 的初始值都在内存中。

(a) 将下边的高级语言片段翻译成前述 5 种结构适用的代码序列。一定要确保将 A、B、D 的值存回内存,但是不能修改内存中任何其它的数值。

A = B + C; B = A + C; D = A - B:

- (b) 请计算这 5 种结构对应的指令序列在执行时的取指令字节数和内存数据访问(读和写)字节数。
- (c) 从代码尺寸的角度哪一种结构最高效?
- (d) 从内存总带宽的需求(代码+数据)角度哪一种结构最高效?

### 2 性能指标 10分

请简要回答以下问题。

- 如果在具有更高主频的处理器上运行给定程序,是否意味着相比主频较低的处理器而言它总是能够 在单位时间(比如 1 秒钟)内执行更多的指令?
- 如果一个处理器执行给定程序时每秒钟能够执行更多的指令,是否意味着相比每秒执行较少指令的 处理器而言它总是能够更快地执行完这个程序。

### 3 性能评价 10 分

本题的任务是评价两个实现不同指令集体系结构的处理器的潜在性能。评价是基于运行特定基准程序(benchmark)时的性能而做出的。在实现 ISA A 的处理器上,最优的编译代码执行 benchmark 的性

能是 10 IPC,这一款处理器主频是 500MHz。在实现 ISA B 的处理器上,同样最优的编译代码的执行性能是 2 IPC,处理器主频是 600MHz。

- 请问实现 ISA A 的处理器每秒可以执行多少百万条指令(MIPS)?
- 请问实现 ISA B 的处理器每秒可以执行多少百万条指令(MIPS)?
- 哪一个是更高性能的处理器: *A? B? 不知道?* 请简要解释你的答案。

### 4 固定长度和可变长度 ISA 20分

考虑以下两种 Load/Store 结构的 ISA。

1. 第一种是固定长度的 ISA, 它使用如下的指令编码。

操作码	操作数1(目的)	操作数 2 (源 1) Reg/Imm	操作数 3 (源 2) Reg/Imm
* * * * * * * * * * * * * * * * * * * *	+		V

其中:操作码 1 byte,每个操作数均为 1 byte;所有寄存器/寄存器以及寄存器/立即数的操作需要 1 个时钟周期,所有 Load 和 Store操作需要 4 个时钟周期。

2. 第二种是可变长度的 ISA, 它使用如下的指令编码。

其中:操作码 1 byte,每个操作数均为 1 byte,**需要注意的是,操作数 3 是可选的,由操作码隐式说明。**如果指令不需要第 3 个操作数,这个字段就不会使用。

可变长使得第二种 ISA 的译码变得复杂,所以,它的所有指令执行时间都比第一种固定长度 ISA 的指令多 2 个时钟周期。也就是说,所有寄存器/寄存器以及寄存器/立即数的操作需要 3 个时钟周期,所有 Load 和 Store 操作需要 6 个时钟周期。

考虑以下的汇编代码:

ADD r3, r1, r2 // r3 = r1+r2 SLL r3, 0x2 // r3 = r3 << 2 MOV r5, 0xa // r5 = 0x0a STW r3, (r5) // MEMORY[r5] = r3

- (a) 对以上两种 ISA, 这段汇编代码的尺寸(字节数)分别是多少?
- (b) 对以上两种 ISA, 执行这一段代码序列分别需要多少时钟周期?
- (c) 哪种 ISA 的代码尺寸更小? 为什么?

(d) 哪种 ISA 的执行时间更短? 为什么?

### 5 可寻址性 10分

假如我们有 64MB 的内存,请计算要获得以下寻址能力所需地址的长度:

- (i) 位寻址 ISA
- (ii) 字节寻址 ISA
- (iii) 8 字节寻址 ISA
- (iv) 32 字节寻址 ISA

### 6 微体系结构与 ISA 20 分

- (a) 简要叙述微体系结构和 ISA 之间的区别。编译器需要知道微体系结构的什么信息才能正确的编译程序?
- (b) 判别一台机器的以下性质是微体系结构的属性还是 ISA 的属性:
  - (i) 这台机器没有减法指令.
  - (ii) 这台机器的 ALU 没有减法单元.
  - (iii) 这台机器没有状态码.
  - (iv) 在加法指令中可以指明一个 5 位的立即数.
  - (v)执行一条加法指令需要 n 个时钟周期.
  - (vi) 有 8 个通用寄存器.
  - (vii) ALU 的一个输入需要一个 2 选 1 多路选择器.
  - (viii) 寄存器堆有 1 个输入端口和 2 个输出端口.

#### 7 研究论文摘要 +30 分

阅读以下论文,写半页纸的摘要。

Patt, "Requirements, Bottlenecks, and Good Fortune: Agents for Microprocessor Evolution," in Proceedings of the IEEE, 2001.