高等计算机体系结构 第十一讲: Cache

栾钟治 北京航空航天大学 计算机学院 中德联合软件研究所 2021-05-07

1

实验2-5

• 今晚发布,预计7月11日截止

3

提醒: 作业

- 作业 4
 - 已截止
 - 流水线2
- 作业 5
 - 今晚发布, 5月28日上课前截止提交
 - Cache和Memory
- 作业 6
 - 5月28日发布, 6月11日截止
 - 预取和并行

2

阅读材料

- 分层存储体系结构
- Patterson & Hennessy's Computer Organization and Design: The Hardware/Software Interface (计算机组成与设计:软硬件接口)
 - 第五章: 5.1-5.3
- Maurice Wilkes早期关于cache的论文
 - Wilkes, "Slave Memories and Dynamic Storage Allocation," IEEE Trans. On Electronic Computers, 1965.


2

Δ

回顾: 为什么要有分层存储体系结构?

- 我们想要既快又大
- 但是我们无法仅靠一层存储达到目的
- 思路: 采用多层的存储 (越大并且越慢的离处理器越远) 并且确保处理器需要的大多数数据在更快的层中

5



回顾:存储局部性

- •一个"典型"的程序在引用存储器方面有很多的局部性
 - 比如,很多典型的程序是由"循环"组成的
- •空间局部性:一个程序倾向于一次引用一串存储位置
 - 最引人关注的例子:
 - 1. 指令对存储的引用
 - 2. 数组或类似数据结构的引用

Ö

回顾: 层次设计注意事项

• 递归的延迟方程

 $T_i = t_i + m_i \cdot T_{i+1}$

- •目标: 在可以接受的开销范围内获得满意的 T,
- T_i ≈ t_i 将是令人满意的
- 保持低的缺失率 m.
 - •增加容量 C_i 以降低缺失率 m_i,但是要注意会增加 t_i
 - 通过更好的管理降低缺失率 m_i (替换::预测你不需要什么,预取::预测你需要什么)
- 保持低的 T_{i+1}
 - 让更低的层次更快,但是要注意会增加成本
 - 引入中间层做折衷

回顾: cache基础

- Block (line): cache中的存储单元
- 命中HIT: 如果在cache中, 使用被缓存的数据, 不再访存
- 缺失MISS: 如果不在cache中, 将相应的block调入cache
- •一些重要的cache设计决策
 - 放置: 在哪儿以及如何在cache中放置/寻找一个block?
 - · 替换: cache中哪些数据应该被移除?
 - · 管理的粒度: 大的, 小的还是统一的block?
 - · 写策略: 写cache的时候应该怎么做?
 - 指令/数据: 应该分别对待吗?

9

11

直接映射的Cache(I) Ig。M 位地址 idx tag g Tag Store Data Store C/G 行 C/G 行 hits 每行 每行 G 字节 t イウ t bits 写Cache会如何? G bytes data $t = \lg_2 M - \lg_2(C)$ 11

Cache基本参数

• M=2^m, 表示地址空间的大小(多少byte)

· 比如: 2³², 2⁶⁴

💆 • G=2g , 表示Cache访问的粒度大小(多少byte)


• 比如: 4,8

• C, 表示Cache的容量(多少byte)

• 比如: 16KByte(L1),1MByte(L2)

S• B = 2^b, Cache块的大小(多少byte)

• 比如: 16(L1), > 64(L2)



10

12

存储开销

- 对于每个Cache块(**G**字节),还必须存储额外的 "t+1"位,t=lg₂M-lg₂(C)
 - 如果 M=2³²,G=4,C=16K=2¹⁴
 - →每个4字节的块需要t=18位

60%的存储开销


16KB的cache需要25.5KB的SRAM

- •解决方案:让多个块(G字节)共享一个标签tag
 - •每个B字节的块包含B/G个子块
 - 如果M=2³²,B=16,G=4,C=16K
 - →每个16字节的块需要t=18位
 - 15%的存储开销

16KB的cache需要18.4KB的SRAM

16KB的15%够小,而1MB的15%是152KB


→ 较低/较大的层次,需要更大的块



13


块的大小和缺失率m

- 共享一个公共标签tag的字节是作为一个整体处理的
- •一次加载多个字的块具有基于空间局部性预取的效果
 - 缺失时每块仅接受一次惩罚
 - 在指令Cache中尤其有效
 - 有效性受到空间局部性极限的限制
- 但是,增加块大小(同时保持C不变)
 - 会减少块数
 - 增加冲突的可能性



直接映射的Cahce

- C字节存储分为C/B块
- 根据地址的块索引域将一块内存映射到一个特定的 Cache块
- 所有具有相同块索引域的地址映射到相同的Cache块
 - 2*个这样的地址; 一次只能缓存一个这样的块
 - 即使C>工作集大小, 也可能产生冲突
 - 给定2个随机的地址,冲突几率为1/(C/B) 注意,冲突的可能性随着Cache块数量的增加而降低



14

块的大小和Titl

- •加载大的块可以增加T_{i+1}
 - 如果需要块上的最后一个字, 必须等待整个块被加载
- 解决方案1: 关键词优先重装
 - L_{i+1}首先返回请求的字,然后再完成整个块的其他部分
 - 尽快向流水线提供请求的字
- •解决方案2:划分子块
 - 每一个子块有独立的有效位
 - 仅按需加载请求的子块
 - 注意: 所有子块共享公共标签tag

tag

v s-block₀ v s-block₁ v s-block₂

16

15

分区 Cache

- 将一个块分成多个子块(或者叫"扇区")
 - 每个扇区有独立的有效位和脏位
 - 什么时候有用?(思考cache写...)
 - 读的时候会移动多少子块?
- ++ 不需要移动整个cache块

(写的时候只需要验证和更新一个子块即可)

- ++ 可以更自由地移动子块到cache中 (一个cache块不需 要全部都在cache里)
- -- 更复杂的设计
- -- 读的时候可能不能完全利用空间局部性

v s-block₀ v s-block₁ v s-block₂ •••••


17

"a"路组相联的Cache


- C字节的存储分成a个直接映射的bank,每个组都有 C/a/B块
 - 地址被映射到每个bank中特定的块,存在a个这样的bank
 - *a个可能的位置加在一起就是"组(set)"
 - *直接映射是它的特例(a=1)
 - 额外的开销: 需要a个比较器和a选1的多路选择器
- 块索引域相同的地址都映射到同一"组" cache块上
 - 2^t个这样的地址;同时可以cache a个这样的块
 - 如果C>工作集大小 相联度越高→冲突越少
 - 如果C<工作集大小

? ? ?


19



18



全相联的Cache: a=C/B 神夢



- "内容可寻址"存储器
 - 不是常规的SRAM
 - 给定标签, 返回与该标签匹配的块, 否则就是一次缺失
 - 查找中不使用索引位
- 任何地址可能在C/B个块中的任何一块里
 - 如果C>工作集大小,则无冲突
- 每个Cache块需要一个比较器、一个巨大的多路选择器 和许多长导线
 - 考虑L1延迟,数十个块会带来非常昂贵的开销和复杂的处理 幸运的是,没有理由采用非常大的全相联Cache 任何足够大且合理的C/B,a=4~5与a=C/B,对于典型的程序而 言没有太大的区别(一样好)

21

21

替换策略

- 替换策略只具有二级效应
 - 如果在一组中使用的块少于a,任何敏感的替换策略都会很快收敛
 - 如果在一组中使用的块大于a,所有的替换策略都没法解决问题

23

组相联 Cache

- 通过提高相联度获得更好的命中率存在边际效益递减
- 更高的相联度使得访问时间更长
- 组内的哪一块在cache缺失时被替换?
 - 首先是任何无效的块
 - 如果所有块都有效,替换策略
 - 随机
 - FIFO
 - 最近最少使用LRU (如何实现?)
 - 非最近使用Not MRU
 - 最不经常使用
 - 重取成本最低
 - 为什么内存的访问会有不同的开销?
 - 混合替换策略
 - 最优替换策略

22

22

实现 LRU

- 思路: 换出最近最少访问的块
- 需要记录块被访问的序
- Q: 2路组相联cache
 - · 需要什么来实现 LRU?
- Q: 4路组相联cache
 - •一个组中有4块时,有多少种可能的序?
 - 编码一个块的LRU序需要多少位?
 - · 需要什么逻辑来确定LRU策略中被替换的块(victim牺牲者)?

LRU的近似性

- 大多数现代处理器在高相联度的cache中都没有实现 "真正的LRU"
- 为什么?
 - 真的LRU很复杂
 - LRU只是对局部性的近似预测(不是可能的最佳替换策略)
- "伪" LRU的例子:
 - 非 MRU (非最近使用)
 - 分层 LRU: 将4路组(set)分为2路"组(group)",记录MRU"组"和每一"组"中的MRU块
 - 牺牲者-下一个牺牲者替换: 仅保持记录牺牲者和下一个牺牲者

25

25

分层 LRU (非MRU) 的问题

- 8路cache
- 2个4路group
- ·什么样的访问模式会比真LRU表现的还差?
- 什么样的访问模式会比真LRU表现的要好?

27

分层 LRU (非MRU)

- 将一个set划分为多个group
- 记录MRU group
- 记录每个group中的MRU块
- 替换时, 这样选择牺牲者:
 - 非MRU group中的某个非MRU块

26

26

牺牲者/下一个牺牲者策略

- •每一个set中只有2个块的状态被记录
 - 牺牲者(V),下一个牺牲者(NV)
 - 所有其它的块被标记为(O) 普通块
- 当cache不命中时
 - 替换 V
 - 将 NV 变为 V
 - 随机选择一个O 变为 NV
- 当cache命中V
 - 将 NV 变为 V
 - 随机选择一个O变为 NV
 - 将 V 变成 O

28

27

牺牲者/下一个牺牲者策略(Ⅱ)

- 当cache命中NV
 - 随机选择一个O 变为 NV
 - 将NV变成 O
- 当cache命中O
 - 什么也不做

最优替换策略?

• Belady选择

29

- 替换程序会在最远的将来引用的块
- Belady, "A study of replacement algorithms for a virtual-storage computer," IBM Systems Journal, 1966.
- 如何实现? 模拟?
- 这对最小化缺失率是最优的吗?
- 这对最小化执行时间是最优的吗?
 - 不是的. Cache的缺失延迟/开销在不同的块之间是不一样的!
 - 两个原因: 远程 vs. 本地 cache,缺失的重叠
 - Qureshi et al. "A Case for MLP-Aware Cache Replacement," ISCA 2006.

31

替换策略

- LRU vs. 随机
 - Set 抖动: 当"工作集" 大于组相联度时可能发生
 - 4路: 循环引用A, B, C, D, E
 - 使用LRU策略命中率为0%
 - 随机替换策略在抖动发生时效果更好
- 实际当中:
 - 取决于工作负载
 - LRU和随机的平均命中率差不多
- LRU和随机的混合
 - 如何在两者中选择?Set采样
 - See Qureshi et al., "A Case for MLP-Aware Cache Replacement," ISCA 2006.

30

30

Cache替换和页替换

- 物理内存(DRAM)是磁盘的cache
 - 通常由系统软件通过虚拟存储子系统来管理
- 页替换与cache替换类似
- 页表是物理内存数据存储的"标签存储"
- 有什么不同?
 - 硬件vs软件
 - Cache中块的编号 vs 物理内存的编号
 - 可以容忍的找到替换内容的时间长短

32

31

Cache缺失的种类


- 强制(Compulsory)缺失
 - 第一次引用某个地址(块)总是导致一个缺失
 - 后续的引用将会命中,除非cache块因为某些原因被替换掉
 - 当局部性很差的时候会成为主要的缺失类型
- 容量(Capacity)缺失
 - Cache太小不足以保持需要的每一个数据
 - 相同容量情况下,在全相联cache (采用最优替换策略)中也可能发生
- 冲突(Conflict)缺失
 - 不属于强制缺失和容量缺失的任何其它缺失情况

33

33

容量缺失


- Cache太小,无法容纳需要的所有内容
- 使用最佳(Belady)替换策略的全相联Cache中可能发生的缺失
- 当C <W时,占主导地位
 - 例如,由于对周期时间的权衡,L1 Cache永远做不到足够大
- 主要设计因素: C



35

强制缺失


- •对Cache块的第一次引用总是不命中
- 当局部性较差时,在几种缺失中占主导地位
 - 例如,在"流式"数据访问模式中,访问了许多地址,但 每个地址都被恰好访问一次→很少重复使用来平摊成本
- 主要设计因素: B和"预取"



34

冲突缺失

- 直接映射或组相联时,由于冲突而替换先前访问的Cache块导致的缺失
- 既非强制也非容量导致的缺失
- 当C≈W或C/B较小时,占主导地位
- 主要设计因素: a



36


35

回顾: Cache基本参数


- $M=2^m$,表示地址空间的大小(多少byte)
 - 比如: 2³², 2⁶⁴
- 👱 G=28 , 表示Cache访问的粒度大小(多少byte)
 - 比如: 4,8
- C, 表示Cache的容量(多少byte)
 - 比如: 16KByte(L1), 1MByte(L2)
- **屬•** B = 2^b , Cache块的大小(多少byte)
 - 比如: 16(L1), > 64(L2)
 - a, Cache的相联度
 - 比如: 1, 2, 4, 5(?), C/B


31

37




38





41



 $M=2^{32}$, a=2, C=1k, B=4, G=2 每个块在SRAM的2个bank上交叉存取 idx b.o.
PA[8:2] PA[1] PA[0] data 0 data 1 tag0 v0 tag1 v1 tag部分不变 128行 128行 128行 128行 4字节 4字节 23位 1位 23位 1位 2选1 h0•bo+h1•bo → h1•bo+h0•bo

42

在按序执行流水线中加入Cache

- •取指令和LW时,假设SRAM查找只需要1个周期
 - 如果命中, "魔法内存"
 - · 如果不命中, 暂停流水线, 直到Cache准备好
- •SW时,假设SRAM查找只需要1个周期
 - 如果不命中,暂停流水线,直到Cache准备好 流水线必须等待吗?
 - 如果命中, ???

44

写缓冲 (Store Buffer)

- 对于SW,在提交写入Data Store之前,需要先检查 Tag Store以确定命中
 - Data Store写入发生在下一个周期
 - · 如果SW后面紧跟着LW→可能由结构冒险导致停顿
- 能不能更好?
 - 检查Tag Store是否命中后,缓冲SW的数据,直到下一个空闲的Data Store周期
 - 必须确保在此之前Cache行不被替换
- 内存转发

• 后续的LW必须检查写缓冲中未执行完的SW的地址,检测 RAW相关

r-data w-data

45

程序可见的状态(体系结构状态) Fed register 1 register 2 Read data 1 register 2 RegWrite Write register Read data 2 RegWrite Instruction address Read data MemWrite Instruction memory MemRead Address Read data MemRead MemRead

CPU是否必须等待miss?

- 严格的按序执行流水线在LW缺失时必须停顿
- SW缺失是"无阻塞"的
 - 其他指令可以继续执行,包括LW和SW
 - 未完成的前序SW缺失可能会延迟后续的LW
 - →通过停顿或转发来解决RAW冒险
 - 可以跟踪多个缺失的SW(相同和不同的地址)
- 现代的乱序执行处理器允许在LW和SW缺失都是无阻塞的
 - 在检测和解决所有的内存数据依赖(RAW/WAW/WAR)时增加了极大的复杂性
 - 在高频率"超标量"处理器中必不可少,否则将会在缺失发生时付出高昂的代价

46

46

指令和数据,统一还是分离?

- 回顾历史
 - "哈佛"结构来源于霍华德艾肯在哈佛建造的MarkI,有独立的指令和数据存储器
 - "普林斯顿"结构来源于冯·诺依曼的指令和数据统一存储
- 今天用来描述统一或分离的"Cache"
- 高性能处理器对指令和数据使用分离和不对称L1缓存
 - 指令和数据内存空间不相交
 - 取指令通常占用空间较小,空间局部性较高,是只读的
 - 分离的L1 Cache提供双倍带宽、无交叉污染和独立设计定制
- L2和L3是统一的(为什么?)

48

47

指令 vs. 数据 Cache

- 统一的cache:
 - + 动态共享cache空间: 不会出现静态分区中可能出现的过度 供应问题(将指令和数据cache分开)
 - -- 指令和数据可能互相竞争(对任何一方都没有空间的保证)
 - --指令和数据的访问发生在流水线的不同位置,统一的cache应该放在什么位置才能保证快速的访问?
- •第一层cache(FLC)几乎总是分开的
 - 主要是因为上面的最后一个原因
- 第二层和更高层的cache几乎总是统一的


49

49

多层Cache设计

- 高层
 - · C小: 受SRAM访问时间上限的约束
 - B小: 受C/B影响和细粒度空间局部性收益上限的约束
 - a: 需要考虑C/B的影响
- 底层
 - C大: 芯片面积上限的约束(或愿意支付多少片外开销)
 - B大: 减少标签存储开销并利用粗粒度空间局部性
 - a: 复杂性上限的约束(片外实现)

51



50

流水线设计中的多层cache

- 第一层cache (指令和数据)
 - 决策受时钟周期影响很大
 - 容量小, 较低的相联度
 - 标签存储和数据存储并行访问
- 第二层cache
 - 决策需要平衡命中率和访问延迟
 - 通常比较大而且有较高的相联度: 延迟并不是最重要的因素
 - 标签存储和数据存储串行访问
- 层次间的串行vs. 并行访问
 - 串行: 只在第一层cache缺失时访问第二层cache
 - 第二层与第一层看到的访问行为不一样
 - 第一层更像一个过滤器

52

51

处理"写"(Store)

- 什么时候把cache中修改过的数据写到下一级?
 - 写直达: 当写的动作发生时
 - 写回: 当cache块被换出时
- 写回
 - + 可以在换出之前把对同一个块的多个写合并
 - · 节省不同级cache之间的带宽,并且节省能耗
 - --需要在标签存储中使用1位标记某块"被修改"
- 写直达
 - + 更简单
 - + 所有层都是最新的
 - 一致性: 更简单的cache一致性, 因为无需检查低层次的cache
 - -- 更高的带宽需求; 无法进行写合并

53

53

写直达Cache

- 在L_i中写命中时,是否应该更新L_{i+1}(无论是Cache还是DRAM)?
- 写直达
 - 简单的策略,直接访问内存的I/O设备总是看到与Cache一致的值
 - 对于当今的高性能微处理器来说,这不是一个可行的选择
 3.0GHz,IPC=2,10%的SW,~8byte/SW→~5GB/秒
 L1写直达L2仍然有用
- 采用写直达策略时,在写不命中时是否应该在L_i中分配Cache块(也称为写分配)?

你相信LW和SW会对同一个地址有局部性吗?

55

处理"写"(Store)

- 当发生写缺失时是否分配cache块?
 - Yes
 - No
- 写缺失时分配
 - +可以合并写而不是每次单独写下一层cache
 - + 更简单, 因为写缺失可以和读缺失同样对待
 - -- 需要移动整个cache块
- 无分配
 - + 如果写的局部性比较低能够节约cache空间 (隐含有更好的cache命中率)

54

54

写回Cache

- •对Cache的写可以在L₁中缓存,直到该块被替换到L₁₊₁
 - 写缺失时,整个数据块会被引入,被写的部分可以更新
 - LW和SW在替换之前会命中
 - 替换时,必须将Cache的副本写入内存替换可能的过时副本 降低了较低层次所需的带宽
- 脏位
 - 每个数据块保留一个状态位,以记录一个数据块自引入L_i后 是否有过修改
 - 如果不脏,更换时无需写回
- •如果I/O设备想读取在Cache中有副本的内存位置,该 怎么办?

56

标签存储表项中有什么?

- 有效位
- 标签
- 替换策略位
- 腓位?
 - 写回vs.写直达cache

57


包含原则

- •传统上, L_i的内容总是L_{i+1}的子集
 - 如果一个内存位置必须在Li中,则应该也必须在Li+1中
 - ·外部的代理(I/O、其他CPU)只需检查底层,就可以知道 内存位置是否已Cache,不需要消耗L1带宽
- 当L;;;具有较低的关联度时,保持不重要
- 例如,一个L_i 的缺失可能触发多个L_i的替换
 - 假设L_i的a<1,L_{i+1}的a=1
 - 假设x、y、z具有相同的L_i索引
 - 假设y、z具有相同的L_{i+1}索引,但不同于x的索引
 - 假设最初x和y都Cache在Li中(因此也在Li+1)
 - 根据LRU,假设对z的缺失将使x从L_i中被踢出由于冲突,z必须将y从L_{i+1}中踢出y也必须被踢出L_i以保持包含关系

59

写回Cache和DMA

- 写回策略时的内存不总是最新的
- DMA应该可以看到当前值(也就是Cache一致性)
- 选项1: 软件在对DMA编程之前清洗整个Cache
- 选项2: Cache监控总线对Cache的外部请求(DMA 和其他Cache/进程),并"以某种方式纠正它"



58

你机器里的Cache是什么样的?

- 如何确定计算机中的Cache配置
 - 容量(C)、关联度(a)和块大小(B)
 - 层数
- 软件的功能行为应该检测不到Cache是否存在
- 但是你可以通过测量执行时间来推断Cache未命中的数量

容量测试

- 假设C是2的幂
- 增加R值(R是2的幂)
 - 分配大小为R的缓冲区
 - 依次读取R中的每个存储位置,并重复
- 对于R<=C, 我们预期命中Cache
- •对于R>C,我们预期会有Cache缺失,并且出现显著的访存时间增加
- 通过继续增大R,当缓冲区大小超出下一个Cache层次时,可以感觉到访存时间的再次显著增加注意: 这个测试独立于B和a

61

61

相联度测试(已知C的情况下)

- 增加R值(R是C的整数倍)
 - 分配大小为R的缓冲区
 - 依次读取第C个内存位置,并重复
- 所有R/C的引用地址映射到同一个组
- 当a>=R/C时,我们预期访存命中,因为所有引用的 地址都在一组中
- 当a<R/C时,我们预期至少会有一些miss,因为不是 所有引用的地址都能同时匹配
 - 如果使用LRU,我们预期会出现100%的Cache miss

如何检测较低层次Cache的相联度?

63

块大小测试(已知C的情况下)

- 分配一个大小为R(C的整数倍)的缓冲区
- •增加S,只读取缓冲区中第S个内存位置,然后重复
- 因为R>C,我们预计大约每次第一次访问R块时都会miss
- 我们预计平均访存时间会随着S的增大逐渐变得糟糕, 直到S>=B

如何检测较低层次Cache的块大小?

62

62

还可以测什么?

- 写直达还是写回
- 写分配
- 统一设计还是分离设计
- 指令Cache的C, B, a
- T_i
- 相联Cache的替换策略
- ...
- 基于我们对Cache的简单理解,实验可能无法准确预测具有虚拟内存、复杂层次结构和预取器的现代CPU的行为,但它们仍然可以告诉你很多。试试看!

64

63