Introdução aos Sistemas Lógicos - TW Trabalho Prático em Verilog

Flávio Marcilio

1. Em Verilog, implementar um flip-flop do tipo D. Você deve apresentar a especificação descritiva e comportamental, e testbench. Deve entregar o código, print screen do diagrama de tempo.

O Flip-Flop tipo D implementado neste trabalho segue o esquema apresentado na Figura 1.




Figura 1 - Esquema do Flip-Flop tipo D disparado por borda ascendente

Para implementar este Flip-Flop foi utilizado um Latch desenvolvido com portas NOR, como apresentado na Figura 2.




Figura 2 - Latch S-R implementado com portas NAND e NOR

O código Verilog do Latch S-R com portas NOR é apresentado abaixo:

```
module Latch_SR(Q, Qbar, S, R);
input S, R;
output Q, Qbar;

nor nor1(Q, R, Qbar);
nor nor2(Qbar, S, Q);
endmodule
```

O testbench utilizado para validar a implementação é apresentado abaixo:

```
module testbench;
  reg s, r;
  wire q, qbar;
  Latch SR latch(q, qbar, s, r);
  initial
    begin
      $dumpfile("dump.vcd");
      $dumpvars(1,testbench);
     $monitor($time,"
                       s = %b, r
                                            %b,
                                                  q
                                                         %b,
                                                              qbar
%b",s,r,q,qbar);
      s=1'b0;
      r=1'b0;
      #1
      s=1'b1;
      r=1'b1;
      #1
      s=1'b1;
      r=1'b0;
      #1
      s=1'b0;
      r=1'b1;
      #1
      s=1'b1;
      r=1'b1;
      s=1'b0;
      r=1'b0;
      #1 $finish;
    end
endmodule
```

O diagrama de tempo para o Latch_SR implementado é mostrado na Figura 3.




Figura 3 - Diagrama de tempo para o Latch_SR NOR

A implementação em Verilog do Flip-Flop tipo D seguindo a descrição estrutural é apresentada no código abaixo, conforme modelo de Katz em Contemporary Logic Design^[1]:

```
// Implementação Estrutural do Flip-Flop tipo D
// utilizando o modelo de Katz (p. 271)
module FlipFlopD(clk, D, Q);
  input clk, D;
  output Q;
  wire nD, nC, R_M, S_M, R_S, S_S, Q_M, Qb_M, Q_S, Qb_S;
  not notD(nD, D);
  not notC(nC, clk);

and and M1(S_M, D, nC);
  and and M2(R_M, nD, nC);
  Latch_SR Master(Q_M, Qb_M, S_M, R_M);

and and_S1(S_S, Q_M, clk);
  and and_S2(R_S, Qb_M, clk);
  Latch_SR Slave(Q_S, Qb_S, S_S, R_S);

assign Q = Q_S;
```

endmodule

Utilizando a descrição comportamental, o Flip-Flop tipo D pode ser implementado em Verilog como:

```
module DFlipFlop(clk, D, Q);
  input clk, D;
  output reg Q;
  always @(posedge clk)
    begin
    Q = D;
  end
endmodule
```

O testbench utilizado para validar a implementação foi definido como:

```
module testbench;
  reg clk, D;
  wire Q;
  FlipFlopD DFF(clk,D,Q);
  initial
    begin
      clk = 0;
      forever #1 clk=~clk;
    end
  initial
    begin
      $dumpfile("dump.vcd");
      $dumpvars(1,testbench);
      monitor(time, "clk = b, D = b, Q = b', clk, D, Q);
      D=0;
      #2 D=1;
```

```
#2 D=0;

#2 D=1;

#2 D=0;

#2 D=0;

#2 D=1;

#2 D=0;

#4 $finish;

end

endmodule
```

O diagrama de tempo de validação do Flip-Flop tipo D é mostrado na Figura 4.




Figura 4 - Diagrama de tempo para o Flip-Flop tipo D

- 2. Em Verilog, implementar registradores e stream cypher. Assim necessário:
 - a. Montagem dos registradores contendo One-Time Pad (OTP) e mensagem a ser cifrada.
 - b. Operação XOR para cifragem de mensagens.
 - c. Decifragem da mensagem.
 - d. Entregar código, test bench e resultado.

Para desenvolver o Stream Cypher será implementado um registrador de deslocamento de 8 bits, conforme apresentado na Figura 5, para armazenar o OTP. Este registrador segue o modelo do registrador universal apresentado por Roth e Kinney em Fundamentals of Logic Design^[2].




Figura 5 - Registrador de Deslocamento de 8 bits para OTP

O OTP será composto de 8 bits, portanto, para cifrar uma mensagem maior que 8 bits será necessário passar pelo OTP mais de uma vez. A cifragem e a decifragem da mensagem serão realizadas bit-a-bit.

Para implementar o registrador apresentado na Figura 5, foi utilizado multiplexadores 4 para 1, com o código apresentado abaixo:

```
module mux_4to1(in00, in01, in10, in11, Sh, L, out);
  input in00, in01, in10, in11, Sh, L;
  output out;

assign out = ((~Sh & ~L) & in00) | ((~Sh & L) & in01) | ((Sh & ~L) & in10) | ((Sh & L) & in11);
endmodule
```

O código de implementação do registrador:

```
// Registrador de Deslocamento conforme modelo mostrado
// no livro Fundamentals of Logic Design, 7ª Edição, pg.382
        ShiftRegister 8bit(data, sh, load, clk, serial out,
module
parallel out);
  input [7:0]data;
  input sh;
  input load;
  input clk;
  output serial out;
  output [7:0]parallel out;
  // Resultado dos multiplexadores
  wire wire m7;
  wire wire m6;
  wire wire m5;
  wire wire m4;
  wire wire m3;
  wire wire m2;
  wire wire m1;
  wire wire m0;
  // Resultado dos Flip-Flop
  wire wire dff7;
  wire wire dff6;
  wire wire dff5;
  wire wire dff4;
  wire wire dff3;
  wire wire dff2;
  wire wire dff1;
  wire wire dff0;
  // Instanciando os multiplexadores
  mux 4to1 m7(.in00(wire dff7), .in01(data[7]), .in10(wire dff0),
```

```
.in11(wire dff0), .Sh(sh), .L(load), .out(wire m7));
 mux 4to1 m6(.in00(wire dff6), .in01(data[6]), .in10(wire dff7),
              .in11(wire dff7), .Sh(sh), .L(load), .out(wire m6));
  mux 4to1 m5(.in00(wire dff5), .in01(data[5]), .in10(wire dff6),
              .in11(wire dff6), .Sh(sh), .L(load), .out(wire m5));
 mux 4to1 m4(.in00(wire dff4), .in01(data[4]), .in10(wire dff5),
              .in11(wire dff5), .Sh(sh), .L(load), .out(wire m4));
 mux 4to1 m3(.in00(wire dff3), .in01(data[3]), .in10(wire dff4),
              .in11(wire dff4), .Sh(sh), .L(load), .out(wire m3));
 mux 4to1 m2(.in00(wire dff2), .in01(data[2]), .in10(wire dff3),
              .in11(wire dff3), .Sh(sh), .L(load), .out(wire m2));
 mux 4to1 m1(.in00(wire dff1), .in01(data[1]), .in10(wire dff2),
              .in11(wire dff2), .Sh(sh), .L(load), .out(wire m1));
 mux 4to1 m0(.in00(wire dff0), .in01(data[0]), .in10(wire dff1),
              .inl1(wire dff1), .Sh(sh), .L(load), .out(wire m0));
  // Instanciando os 8 Flip-Flops
  FlipFlopD dff7(.clk(clk), .D(wire_m7), .Q(wire_dff7));
  FlipFlopD dff6(.clk(clk), .D(wire m6), .Q(wire dff6));
  FlipFlopD dff5(.clk(clk), .D(wire m5), .Q(wire dff5));
  FlipFlopD dff4(.clk(clk), .D(wire_m4), .Q(wire_dff4));
  FlipFlopD dff3(.clk(clk), .D(wire_m3), .Q(wire_dff3));
  FlipFlopD dff2(.clk(clk), .D(wire m2), .Q(wire dff2));
  FlipFlopD dff1(.clk(clk), .D(wire m1), .Q(wire dff1));
  FlipFlopD dff0(.clk(clk), .D(wire m0), .Q(wire dff0));
  // a saída vai ser o conteúdo do último flip-flop
  assign serial out = wire dff0;
  // parallel out
  assign parallel out[7] = wire dff7;
  assign parallel_out[6] = wire_dff6;
  assign parallel out[5] = wire dff5;
  assign parallel out[4] = wire dff4;
  assign parallel out[3] = wire dff3;
  assign parallel_out[2] = wire_dff2;
  assign parallel_out[1] = wire_dff1;
  assign parallel out[0] = wire dff0;
endmodule
```

O testbench implementado é apresentado abaixo:

```
module ShiftRegister_8bit_test;
  reg [287:0]msg; // Mensagem a ser cifrada
  reg [287:0]result; // Resultado da cifragem e decifragem
```

```
reg sh enc;
 reg sh dec;
 reg load;
 reg clk;
 wire serial out enc;
 wire serial out dec;
 integer i;
 // Instanciando o Registrador para cifrar a mensagem
   ShiftRegister 8bit enc(.data(otp),
                                  .sh(sh enc), .load(load),
.clk(clk),
                     .serial out(serial out enc));
 // Instanciando o Registrador para decifrar a mensagem
   ShiftRegister_8bit dec(.data(otp), .sh(sh_enc),
                                              .load(load),
.clk(clk),
                     .serial out(serial out dec));
 initial
   begin
      clk = 1'b0;
     forever #10 clk = ~clk;
    end
 initial
   begin
     $dumpfile("dump.vcd");
     $dumpvars(1, ShiftRegister 8bit test);
    // msg <= Universidade Federal de Minas Gerais
                                             msg
00101011100100110000101101100001000000110010011001001001001001101
000010110100101110011;
    otp <= 8'b00101010;
     sh enc <= 0;
     sh dec \le 0;
    load <= 1;
     #10
     $display("Mensagem Original: %36s", msg);
     $display("One-Time-Pad
                        : %b", otp);
     $display("\nCifrando...");
     sh enc \leq 1;
    load \leq 0;
     for (i = 0; i < 288; i = i + 1) begin
      result[i] <= msg[i] ^ serial out enc;
     end
```

reg [7:0]otp; // One-Time-Pad

```
$display("Mensagem Cifrada: %36s", result);

$display("\nDecifrando...");
sh_dec <= 1;

for (i = 0; i < 288; i = i + 1) begin
     #20
     result[i] <= result[i] ^ serial_out_dec;
end

$display("Mensagem Decifrada: %36s", result);

#10
     $finish;
end
endmodule</pre>
```

O resultado dos testes são apresentados abaixo:

```
Mensagem Original: Universidade Federal de Minas Gerais One-Time-Pad : 00101010

Cifrando...
Mensagem Cifrada: DC\OXYCNKNO
lONOXKF
NO
gCDKY
mOXKCY

Decifrando...
Mensagem Decifrada: Universidade Federal de Minas Gerais
```

Referências

- [1] Katz, Randy H., Borriello, Gaetano. Contemporary Logic design (2nd ed.). Upper Saddle River, NJ: Prentice Hall, 2004
- [2] Roth Jr., Charles H., Kinney, Larry L. Fundamentals of Logic Design (7th ed.). Stanford: Cengage Learning, 2014