|  |  |
| --- | --- |
| **Gerb-BMSTU_01** | **Министерство науки и высшего образования Российской Федерации**  **Федеральное государственное бюджетное образовательное учреждение**  **высшего образования**  **«Московский государственный технический университет**  **имени Н.Э. Баумана**  **(национальный исследовательский университет)»**  **(МГТУ им. Н.Э. Баумана)** |

ФАКУЛЬТЕТ ИНФОРМАТИКА И СИСТЕМЫ УПРАВЛЕНИЯ

КАФЕДРА КОМПЬЮТЕРНЫЕ СИСТЕМЫ И СЕТИ (ИУ6) \_\_\_\_\_\_

НАПРАВЛЕНИЕ ПОДГОТОВКИ **09.03.04 ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ ЭВМ И ИНФОРМАЦИОННЫЕ ТЕХНОЛОГИИ (ИУ7)**

**Отчет**

**по лабораторной работе № 2**

**Название:** Исследование дешифратора

**Дисциплина:** Архитектура ЭВМ

**Вариант: -**

Студент гр. ИУ7-43Б\_**\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_**  В. П. Авдейкина

(Подпись, дата) (И.О. Фамилия)

Преподаватель  **\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_** А. Ю. Попов

(Подпись, дата) (И.О. Фамилия)

# Оглавление

[Оглавление 2](#_Toc134114779)

[Цели и задачи работы 3](#_Toc134114780)

[Выполнение работы 4](#_Toc134114781)

[Задание №1 4](#_Toc134114782)

[Задание №2 8](#_Toc134114783)

[Задание №3 11](#_Toc134114784)

[Задание №4 14](#_Toc134114785)

[Контрольные вопросы 18](#_Toc134114786)

[1. Что называется дешифратором 18](#_Toc134114787)

[2. Какой дешифратор называется полным (неполным)? 18](#_Toc134114788)

[3. Определите закон функционирования дешифратора аналитически и таблично. 18](#_Toc134114789)

[4. Поясните основные способы построения дешифраторов. 18](#_Toc134114790)

[5. Что называется гонками и как устраняются ложные сигналы, вызванные гонками? 18](#_Toc134114791)

[6. Каковы способы наращивания дешифраторов по количеству входов и выходов и как они реализуются схемотехнически? 19](#_Toc134114792)

# Цели и задачи работы

Цель работы - изучение принципов построения и методов синтеза дешифраторов; макетирование и экспериментальное исследование дешифраторов.

# Выполнение работы

## Задание №1

### Формулировка

Исследование линейного двухвходового дешифратора с инверснымивыходами:

1. собрать линейный стробируемый дешифратор на элементах 3И-НЕ; наборы входных адресных сигналов A0, A1 задать в выходы Q0 Q1 четырехразрядного счетчика; подключить световые индикаторы к выходам счетчика и дешифратора;
2. подать на вход счетчика сигнал с выхода ключа (Switch) лог. 0 и 1 как генератора одиночных импульсов; изменяя состояние счетчика с помощью ключа, составить таблицу истинности нестробируемого дешифратора (т. е. при ЕN=1);
3. подать на вход счетчика сигналы генератора и снять временные диаграммы сигналов дешифратора; временные диаграммы здесь и в дальнейшем наблюдать на логическом анализаторе;
4. определить амплитуду помех, вызванных гонками, на выходах дешифратора;
5. снять временные диаграммы сигналов стробируемого дешифратора; в качестве стробирующего сигнала использовать инверсный сигнал генератора, задержанный линией задержки логических элементов (повторителей и инверторов);
6. опередить время задержки, необходимое для исключения помех на выходах дешифратора, вызванных гонками.

### Выполнение

Изображение выглядит как диаграмма, схематичный

Автоматически созданное описание

Рисунок 1. Линейный стробируемый дешифратор на элементах 3И-НЕ

|  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- |
| **Входы** | | | **Выходы** | | | |
| **EN** | **A1** | **A0** | **~F0** | **~F1** | **~F2** | **~F3** |
| 0 | × | × | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 1 | 1 | 1 |
| 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 | 1 | 0 |

Таблица 1. Таблица истинности линейного стробируемого дешифратора

Изображение выглядит как диаграмма, схематичный

Автоматически созданное описание

Рисунок 2. Линейный стробируемый дешифратор на элементах 3И-НЕ (с логическим анализатором)

Изображение выглядит как диаграмма

Автоматически созданное описание

Рисунок 3. Результатт работы логического анализатора (гонки сигналов)

Итог: амплитуда помех, возникших из-за гонок сигналов – порядка 40 нс

Изображение выглядит как диаграмма

Автоматически созданное описание

Рисунок 4. Результатт работы логического анализатора (время задержки)

Итог: время задержки стробирующего сигнала – порядка 20 нс

## Задание №2

### Формулировка

Исследование дешифраторов ИС К155ИД4 (74LS155):

1. снять временные диаграммы сигналов двухвходового дешифратора, подавая на его адресные входы 1 и 2 сигналы Q0 и Q1 выходов счетчика, а на стробирующие входы ~E3 и ~E4 – импульсы генератора, задержанные линией задержки;
2. определить время задержки стробирующего сигнала, необходимое для исключения помех на выходах дешифратора;
3. собрать схему трехвходового дешифратора на основе дешифратора К155ИД4, задавая входные сигналы A0, A1, A2 выходов Q0, Q1, Q2 счетчика; снять временные диаграммы сигналов дешифратора и составить по ней таблицу истинности.

### Выполнение

Изображение выглядит как диаграмма, схематичный

Автоматически созданное описание

Рисунок 5. Двухвходовый дешифратор с линией задержки




Рисунок 6. Результат работы логического анализатора

Изображение выглядит как диаграмма, схематичный

Автоматически созданное описание

Рисунок 7. Трехвходовый дешифратор




Рисунок 8. Результат работы логического анализатора

|  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| **Входы** | | | **Выходы** | | | | | | | |
| **A2** | **A1** | **A0** | **~F0** | **~F1** | **~F2** | **~F3** | **~F4** | **~F5** | **~F6** | **~F7** |
| 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 0 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 |
| 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
| 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |

Таблица 2. Таблица истинности трехвходового дешифратора

## Задание №3

### Формулировка

Исследование дешифраторов ИС КР531ИД14 (74LS139) аналогично п.2. ИС 74LS139 содержит два дешифратора DC 2–4 (U1A и U1B) с раздельными адресными входами и разрешения. Входы разрешения – инверсные. Так как каждый дешифратор имеет один вход разрешения, то для образования двух инверсных входов необходимо перед входом разрешения включить двухвходовой ЛЭ.

Чтобы на выходе ЛЭ получить функцию конъюнкции ~EN1·~EN2, ЛЭ при наборе 00 входных сигналов должен формировать выходной сигнал 0, а на остальных наборах входных сигналов – 1.

### Выполнение

Изображение выглядит как диаграмма, схематичный

Автоматически созданное описание

Рисунок 9. Схема ИС КР531ИД14 на основе двух дешифраторов с линией задержки

Изображение выглядит как диаграмма

Автоматически созданное описание

Рисунок 10. Результат работы логического анализатора

Изображение выглядит как диаграмма, схематичный

Автоматически созданное описание

Рисунок 11. Схема без линии задержки

Изображение выглядит как диаграмма, схематичный

Автоматически созданное описание

Рисунок 12. Результат работы логического анализатора

## Задание №4

### Формулировка

Исследовать работоспособность дешифраторов ИС 533ИД7 (74LS138):

1. снять временные диаграммы сигналов нестробируемого дешифратора DC 3–8 ИС 533ИД7, подавая на его адресные входы 1, 2, 4 сигналы Q0, Q1, Q2 с выходов счетчика, а на входы разрешения Е1, Е2, Е3 – сигналы лог. 1, 0, 0 соответственно;
2. собрать схему дешифратора DC 5–32 согласно методике наращивания числа входов и снять временные диаграммы сигналов, подавая на его адресные входы сигналы Q0, Q1, Q2, Q3, Q4 c выходов 5-разрядного счетчика, а на входы разрешения – импульсы генератора, задержанные линией задержки макета.

### Выполнение

Изображение выглядит как диаграмма, схематичный

Автоматически созданное описание

Рисунок 13. Схема для анализа работоспособности ИС 533ИД7

Изображение выглядит как диаграмма, схематичный

Автоматически созданное описание

Рисунок 14. Результат работы логического анализатора

Изображение выглядит как диаграмма, схематичный

Автоматически созданное описание

Рисунок 15. Схема, полученная методом наращивания количества входов

Изображение выглядит как диаграмма

Автоматически созданное описание

Рисунок 16. Результат работы логического анализатора (1)

Изображение выглядит как диаграмма

Автоматически созданное описание

Рисунок 17. Результат работы логического анализатора (2)

# Контрольные вопросы

## **Что называется дешифратором**

Дешифратором называется комбинационный узел с n входами и N выходами, преобразующий каждый набор двоичных входных сигналов в активный сигнал на выходе, соответствующий этому набору.

## **Какой дешифратор называется полным (неполным)?**

Дешифратор, имеющий 2n выходов, называется полным, при меньшем числе выходов - неполным.

## **Определите закон функционирования дешифратора аналитически и таблично.**

Функционирование дешифратора DC n-N определяется таблицей истинности: аналитически описать дешифратор можно совокупностью логических функций в СДНФ.

## **Поясните основные способы построения дешифраторов.**

Линейный дешифратор строится в соответствии с системой, представленной в предыдущем вопросе, и представляет собой 2^n конъюнктурой или логических элементов ИЛИ- НЕ с n-входами каждый при отсутствии стробирования и с (n+1) входами - при его наличии. Пирамидальный дешифратор строится на основе последовательной (каскадной) реализации выходных функций. На первом этапе реализуются конъюнкции двух переменных. На втором – все конъюнкции трех переменных путем логического умножения каждой ранее полученной конъюнкции двух переменных на переменную. Таким образом, на каждом следующем этапе получают вдвое больше конъюнкции, чем на предыдущем. Пирамидальные дешифраторы независимо от числа их входов строятся на основе только двухвходовых конъюнктурой.

## **Что называется гонками и как устраняются ложные сигналы, вызванные гонками?**

Вследствие переходных процессов и временных задержек сигналов в цепях логических элементов могут возникнуть так называемые гонки (состязания), приводящие к появлению ложных сигналов на выходах схемы. Основным средством, позволяющим исключить гонки, является стробирование (выделение из информационного сигнала той части, которая свободна от искажений, вызываемых гонками).

## **Каковы способы наращивания дешифраторов по количеству входов и выходов и как они реализуются схемотехнически?**

Пусть для построения сложного дешифратора DC n-N используются простые дешифраторы DC n1 - N1, причем n1 <<n, следовательно и N1 <<N.

1. Число каскадов равно К = n/n1. Если К – целое число, то во всех каскадах используются полные дешифраторы DC n1 -N1. Если К – правильная или смешанная дробь, то во входном каскаде используется неполный дешифратор DC n1 - N1.
2. Количество простых дешифраторов DC n1-N1 в выходном каскаде равно N/N1, в предвыходном - N/N1^2, пред предвыходном - N/N1^3 и т. д.; во входном каскаде - N/N1^к. Если N/N1^к – правильная дробь, то это означает, что во входном каскаде используется неполный простой дешифратор.
3. В выходном каскаде дешифрируются n1 младших разрядов адреса сложного дешифратора, в предвыходном – следующие n1 младших разрядов адреса сложного дешифратора и т. д. Во входном каскаде дешифрируется полная или неполная группа старших разрядов адреса. Поэтому n1 младших разрядов адреса сложного дешифратора подаются параллельно на адресные входы всех дешифраторов выходного каскада, следующие n1 младших разрядов адреса – на адресные входы всех дешифраторов предвыходного каскада и т. д.; группа старших разрядов адреса подается на адресные входы дешифратора.
4. Выходы дешифраторов предвыходного каскада соединяются с входами разрешения простых дешифраторов выходного каскада, выходы дешифраторов пред предвыходным каскадом – с входами разрешения простых дешифраторов предвыходного каскада и т. д.