
CD4094 位移位存储总线寄存器: **CD4094** 是带输出锁存和三态控制的串入/并出高速转换器,具有使用简单、功耗低、驱动能力强和控制灵活等优点。

CD4094的引脚定义如图 1。其中(1)脚为锁存端,(2)脚为串行数据输入端,(3)脚为串行时钟端。(1)脚为高电平时,8位并行输出口Q1~Q8 在时钟的上升沿随串行输入而变化;(1)脚为低电平时,输出锁定。利用锁存端可方便地进行片选和级联输出控制。(15)脚为并行输出状态控制端,(15)脚为低电平时,并行输出端处在高阻状态,在用CD4094 作显示输出时,可使显示数码闪烁。(9)脚QS、(10)脚Q′S是串行数据输出端,用于级联。QS端在第 9 个串行时钟的上升沿开始输出,Q′S端在第 9 个串行时钟的下降沿开始输出。


当CD4094 电源为 5V时,输出电流大于 3.2MA,灌电流为 1 MA。串行时钟频率可达 2.5MHZ。



CD4094引脚图

CD4094 真值表:

Clock Output		Output Strobe		Strobe	Strobe	Data	Parallel Out	puts 并行输出	Serial Outputs 串行输出		
	Enable			Q1	QN	QS (Note 1)	QS				
1	0	Х	Х	三态	三态	Q7	不变				
\	0	X	Х	三态	三态	不变	Q7				
↑	1	0	Х	不变	不变	Q7	不变				
↑	1	1	0	0	Q _N -1	Q7	不变				
↑	1	1	1	1	Q _N -1	Q7	不变				
+	1	1	1	不变	不变	不变	Q7				



CD4094 内部电路方框图

Absolute Maximum Ratings 绝对最大额定值:

Supply Voltage 电源电压(VDD)	-0.5 to +18 VDC						
Input Voltage输入电压 (VIN) 838 电	-0.5 to VDD +0.5 VDC						
Storage Temperature Range 储存温度范围 (TS)	-65℃ to +150℃						
Power Dissipation 功耗 (PD)							
Dual-In-Line 普通双列封装	700 mW						
Small Outline 小外形封装	500 mW						
Lead Temperature 焊接温度(TL)							
Soldering, 10 seconds) (焊接 10 秒)	260℃						

Recommended Operating Conditions 建议操作条件:

DC Supply Voltage 直流供电电压 (VDD)	+3.0 to +15 VDC
Input Voltage输入电压 (VIN) 838 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8	0 to VDD VDC
Operating Temperature Range 工作温度范围 (TA)	-40℃ to +85℃

DC Electrical Characteristics 直流电气特性:

Symbol 符号	Parameter	Conditions 条件	-40°C		+25°C			+85°C		Units	
	参数	Conditions	3 水川	最小	ト 最大 最小	典型	最大	最小	最大	单位	
IDD	Quiescent Device	VDD = 5.0	V		20			20		150	μA
		VDD = 10V	/		40			40		300	
	Current 静 态电流	VDD = 15V	/		80			80		600	
VOL	LOW Level	VDD=5.0V	IO ≤1.µA		0.05		0	0.05		0.05	V
	Output	VDD=10V			0.05		0	0.05		0.05	


	Voltage 输 出低电平电 压	VDD=15V			0.05		0	0.05		0.05		
	HIGH Level	VDD=5.0V		4.95		4.95	5.0		4.95			
VOH	Output	VDD=10V		9.95		9.95	10.0		9.95		.,	
	Voltage 输 出高电平电 压	VDD=15V	IO ≤1μA	14.95		14.95	15.0		14.95		V	
	LOW Level	VDD = 5.0 0.5V or 4.5			1.5			1.5		1.5		
VIL	Input Voltage 输 入低电平电	VDD = 10V 1.0V or 9.0	D = 10V, VO = 0V or 9.0V		3.0			3.0		3.0	V	
	压	VDD = 15\ 1.5V or 13	,	838 电子	4.0			4.0		4.0		
	HIGH Level	VDD = 5.0 0.5V or 4.5	,	3.5		3.5			3.5			
VIH	Voltage 输入高电平电	VDD = 10V 1.0V or 9.0		7.0		7.0			7.0		V	
	压	VDD = 15\ 1.5\ or 13		11.0		11.0			11.0			
	LOW Level	VDD=5.0V	,VO=0.4V	0.52		0.44	0.88		0.36			
TO!	Output	VDD=10V,	VO=0.5V	1.3		1.1	2.25		0.9			
IOL	Current 输 出低电平电 流 (Note 4)	VDD=15V,	VO=1.5V	3.6		3.0	8.8		2.4		mA	
	HIGH Level	VDD=5.0V	,VO =4.6V	-0.52		-0.44	0.88		-0.36			
TOLL	Output	VDD =10V	,VO= 9.5V	-1.3		-1.1	2.25		-0.9		ν Λ	
IOH	Current 输 出高电平电 流 (Note 4)	VDD=15V,	VO =13.5V	-3.6		-3.0	8.8		-2.4		mA	
	Input	VDD =15V	,VIN =0V		-0.3			-0.3		-1.0		
	Current 输 入电流	VDD=15V,	VIN =15V		0.3			0.3		1.0	μΑ	
IOZ	3-STATE Output Leakage Current 3 态 输出漏电流	VDD=15V,	VIN=0V or		1			1		10	μΑ	


AC Electrical Characteristics 交流电气特性:


Symbol	arameter 参数	Conditions 最小	典型	最大	Units
符号	arameter 参数 550 mm	条件	兴 空	取八	单位


tPHL,		VDD = 5.0V		300	600	
tPLH	Propagation Delay Clock to QS	VDD = 10V		125	250	ns
		VDD = 15V		95	190	
tPHL,		VDD = 5.0V		230	460	ns
tPLH	Propagation Delay Clock to Q¢ S	VDD = 10V		110	220	
		VDD = 15V		75	150	ns
		VDD = 5.0V		420	840	
tPHL, tPLH	Propagation Delay Clock to Parallel Out	VDD = 10V		195	390	ns
CI LII		VDD = 15V		135	270	
		VDD = 5.0V		290	580	
tPHL, tPLH	Propagation Delay Strobe to Parallel Out	VDD = 10V		145	290	ns
CILII		VDD = 15V		100	200	
tPHZ		VDD = 5.0V		140 280		
	Propagation Delay HIGH Level to HIGH Impedance	VDD = 10V		75	150	ns
	Impedance	VDD = 15V		55	110	
tPLZ	Duran askina Dalam LOW Land to UTOU	VDD = 5.0V		140	280	
	Propagation Delay LOW Level to HIGH Impedance	VDD = 10V		75	150	
	mpedance	VDD = 15V		55	110	
	Duran and the Deleve HTCH Terrandon and the HTCH	VDD = 5.0V		140	280	ns
tPZH	Propagation Delay HIGH Impedance to HIGH Level	VDD = 10V		75	150	
	Level	VDD = 15V		55	110	
	Duran asking Dalam HIGH Immedians to LOW	VDD = 5.0V		140	280	
tPZL	Propagation Delay HIGH Impedance to LOW Level	VDD = 10V		75	150	ns
	Level	VDD = 15V		55	110	
ATI II		VDD = 5.0V		100	200	
tTHL, tTLH	Transition Time 过渡时间	VDD = 10V		50	100	ns
CILII		VDD = 15V		40	80	
		VDD = 5.0V	80	40		
tSU	Set-Up Time Data to Clock 建立时间数据时钟	VDD = 10V	40	20		ns
		VDD = 15V	20	10		
	Marriage Class, Discount Fall Times Education 1.1	VDD = 5.0V	1			
tr, tf	Maximum Clock Rise and Fall Time 最大时钟上升和下降时间	VDD = 10V	1			ms
	Start Lateralies	VDD = 15V	1			
		VDD = 5.0V	200	100		
tPC	Minimum Clock Pulse Width 最小时钟脉冲宽度	VDD = 10V	100	50		ns
		VDD = 15V	83	40		

tPS		VDD = 5.0V	200	100		
	Minimum Strobe Pulse Width	VDD = 10V	80	40		ns
		VDD = 15V	70	35		
		VDD = 5.0V	1.5	3.0		MHz
fmax		VDD = 10V	3.0	6.0		
		VDD = 15V	4.0	8.0		
CIN	Input Capacitance 输入电容	Any Input		5.0	7.5	pF









测试电路和 3 态时序图

