Processamento Vectorial

Arquitetura de Computadores Mestrado Integrado em Engenharia Informática

Material de Apoio

"Computer Systems: a Programmer's Perspective"; Randal E. Bryant, David R. O'Hallaron--Pearson (3rd ed., 2016)
 Web aside: http://csapp.cs.cmu.edu/3e/waside/waside-simd.pdf

- "Computer Organization and Design: The Hardware / Software Interface"
 David A. Patterson, John L. Hennessy; 5th Edition, 2013
 - Secções 3.7 e 3.8 (págs. 224 a 228)
 - Secção 6.3 (págs. 509 a 515) SISD, MIMD, SIMD, SPMD and Vector


Processamento Escalar

Cada instrução processa apenas um elemento do conjunto de dados

```
for (i=0 ; i < N ; i++) {
  c[i] = a[i] + b[i];
}</pre>
```

```
loop:
  movl (%esi, %ecx, 4), %eax
  movl (%edi, %ecx, 4), %edx
  addl %eax, %edx

  movl %edx, (%ebx, %ecx, 4)
  incl %ecx
  cmpl N, %ecx
  jl loop
```




Processamento Vectorial

DATA LEVEL PARALLELISM

Cada instrução processa **N** elementos do conjunto de dados

```
for (i=0 ; i < SIZE ; i++) {
  c[i] = a[i] + b[i];
}</pre>
```

```
loop:
    mov.v (%esi, %ecx, 4), %vec0
    mov.v (%edi, %ecx, 4), %vec1
    add.v %vec0, %vec1
    mov.v %vec1, (%ebx, %ecx, 4)
    addl $N, %ecx
    cmpl SIZE, %ecx
    jl loop
```




Processamento Vectorial

$$T_{EXEC} = CPI*\#I/f$$


- #I reduz, cada instrução processa N elementos de dados
- **CPI** tende a aumentar, porque:
- as unidades funcionais vectoriais realizam as N operações em paralelo, contribuindo para manter o CPI
- a quantidade de dados a transferir de e para a memória por unidade de tempo aumenta, contribuindo para aumentar o CPI

Paralelismo – Taxonomia de Flynn



Intel SSE - Streaming SIMD Extensions

- SSE adiciona à arquitectura Intel 8 registos de 128 bits: %xmm0
 .. %xmm7
- adiciona ainda instruções para operar sobre vectores de vários tipos de dados



Intel SSE

1994 – Pentium II e Pentium with MMX – MultiMedia eXtensions 8 registos de 64 bits (%mm0 .. %mm7) que mapeiam nos registos de vírgula flutuante (%st0 .. %st7); apenas operações sobre inteiros

1995 – Introdução de Streaming Simd Extensions (SSE) no Pentium III 8 novos registos de 128 bits (%xmm0 .. %xmm7) e operações FP


2000 – Introdução de SSE2 no Pentium IV

2004 - Introdução de SSE3 no Pentium IV HT

2007 - Introdução de SSE4

Intel Advanced Vector Extensions (AVX)

- Intel AVX 16 registos YMM0..YMM15 de 256 bits incluindo todas as operações e tipos de dados SSE, referido como AVX128 (Sandy Bridge, 2011)
- Intel AVX2 suporte para inteiros e Fused-Multiply-Add (FMA) (Haswell, 2013)
- Intel AVX512 32 registos ZMM0..ZMM31 de 512 bits (Knights Landing, Xeon Phi, June, 2016; Intel Xeon Skylake)



YMMx: 8 SPFP (ou 8 int se AVX2)

SPFP7	SPFP6	SPFP5	SPFP4	SPFP3	SPFP2	SPFP1	SPFP0
YMMx : 4 DPFP							
DPFP3		DPFP2		DPFP1		DPFP0	

Instruções AVX: Notação

- A operação de adição (ADD) é usada como exemplo
- %xmm? refere registos de 128 bits, %ymm? registos de 256 bits
- m128 refere 128 bits (16 bytes) em memória, m256 refere 32 bytes em memória
- Instruções sem o prefixo ∨ operam sobre quantidades de 128 bits e usam o formato de dois operandos:
 - ADDPS %xmm? / m128, %xmm? adiciona o operando da esquerda com o da direita e guarda o resultado no operando da DIREITA
- Instruções com o prefixo v operam sobre quantidades de 128 ou 256 bits e usam o formato de três operandos:
 - VADDPS %xmm?, %xmm? / m128, %xmm?
 - VADDPS %ymm?, %ymm? / m256, %ymm? adiciona os 2 operando da direita guarda o resultado no operando da DIREITA

Instruções AVX: Notação

• Instruções com o sufixo S operam sobre valores em vírgula flutuante precisão simples; o sufixo D indica vírgula flutuante precisão dupla:

```
    VADDPS %ymm?, %ymm? / m256, %ymm? - realiza 8 operações em SPFP
    VADDPD %ymm?, %ymm? / m256, %ymm? - realiza 4 operações em DPFP
```

Muitas instruções admitem a forma escalar, isto é, apenas realizam UMA operação sobre o valor armazenado nos bits menos significativos dos operandos.
 O penúltimo caracter pode tomar os valores S ou P, para indicar operação escalar (UMA ÚNICA OPERAÇÃO) ou vectorial, respectivamente:

```
    VADDPS %ymm?, %ymm? / m256, %ymm? - realiza 8 operações em SPFP
    VADDSS %ymm?, %ymm? / m256, %ymm? - realiza 1 operação em SPFP
    VADDSD %ymm?, %ymm? / m256, %ymm? - realiza 1 operação em DPFP
```

AC – Processamento Vectorial

Instruções AVX: Transferência de Dados

• [V]MOV[A|U]P[S|D]

Mover quantidades de 128 ou 256 *bits* (prefixo V), representando valores SPFP ou DPFP (sufixo S ou D), de endereços alinhados ou não (modificador A ou U)

- VMOVUPD m256, %ymm? move 4 DPFP de memória (endereço não alinhado) para %ymm?
- MOVAPD %xmm?, m128 move 2 DPFP de %xmm? para memória (endereço alinhado)
- **Alinhamento:** um bloco de dados com **B** *bytes*, diz-se alinhado, se o endereço inicial desse bloco em memória é múltiplo de **B**.
- Acessos alinhados são significativamente mais eficazes do que acessos não alinhados.
- AVX2 permite o uso de instruções A (aligned) com acessos não alinhados, com penalização no desempenho. SSE e AVX resulta numa excepção.

Instruções AVX: Operações FP

Instruções	Operandos
[V]ADD[S P][S D]	Sem V? : xmm/m128, xmm
[V]SUB[S P][S D]	Com V?: ymm, ymm/m256, ymm
[V]MUL[S P][S D]	
[V]DIV[S P][S D]	[S P] : escalar ou vectorial ?
[V]SQRT[S P][S D]	
[V]MAX[S P][S D]	[S D] : SPFP ou DPFP ?
[V]MIN[S P][S D]	
[V]AND[S P][S D]	Endereços em memória alinhados
[V]OR[S P][S D]	
	O resultado não pode ser em memória

```
float a[1000] __attribute__ ((aligned(32)));
float b[1000] __attribute__ ((aligned(32)));
float r[1000] __attribute__ ((aligned(32)));

func (int n, float *a, float *b, float *r) {
  int i;
  for (i=0 ; i<n ; i++)
    r[i] = a[i] * b[i];
  func:
    ...
}</pre>
```

Exemplo AVX

```
movl 8(%rbp), %rdx # n
 movl 12(rbp), %rax # a
 movl 16(rbp), %rbx # b
 movl 20(rbp), %rsi # r
 movl $0, %rcx
ciclo:
 vmovaps (%rax, %rcx, 4), %ymm0
 vmulps (%rbx, %rcx, 4), %ymm0, %ymm1
 vmovaps %ymm1, (%rsi, %rcx, 4)
 addl $8, %rcx
 cmpl %rdx, %rcx
 jl ciclo
```

Processamento Vectorial - desenvolvimento

Assembly

Utilização directa de instruções assembly

Compiler Intrinsics

 Pseudo-funções disponibilizadas pelo compilador que permitem o desenvolvimento explícito de código vectorial a um nível semântico mais elevado que o assembly

Auto Vectorização

Vectorização pelo compilador



 Compiler intrinsics são pseudo-funções que expõem funcionalidades do CPU incompatíveis com a semântica da linguagem de programação usada (C/C++ neste caso)

Para detalhes ver Intel Intrinsics Guide (https://software.intel.com/sites/landingpage/IntrinsicsGuide/#)

• As funções e tipos de dados definidos como *intrinsics* são acessíveis incluindo os *headers* apropriados:

xmmintrin.h	Streaming SIMD Extensions	SSE
emmintrin.h	Streaming SIMD Extensions 2	SSE2
pmmintrin.h	Streaming SIMD Extensions 3	SSE3
smmintrin.h	Streaming SIMD Extensions 4 (vector math)	SSE4.1
nmmintrin.h	Streaming SIMD Extensions 4 (string processing)	SSE4.2
immintrin.h	Advanced Vector Extensions 1 e 2	AVX2

Tipos de Dados			
m64	Vector de 64 bits – inteiros (MMX)		
m128	Vector 128 bits – 4 FP SP (SSE)		
m256	Vector 256 bits – 8 FP SP (AVX)		

Operações Aritméticas (single FP)				
Pseudo-função	Descrição	Instrução		
m256 _mm_add_ps (m256,m256)	Adição	VADDPS		
m256 _mm_sub_ps (m256,m256)	Subtracção	VSUBPS		
m256 _mm_mul_ps (m256,m256)	Multiplicação	VMULPS		
m256 _mm_div_ps (m256,m256)	Divisão	VDIVPS		
m256 _mm_sqrt_ps (m256)	Raiz Quadrada	VSQRTPS		
m256 _mm_rcp_ps (m256)	Inverso	VRCPPS		
m256 _mm_rsqrt_ps (m256)	Inverso Raiz Quadrada	VRSQRTPS		

Movimento de Dados (single FP)				
Pseudo-função	Descrição	Instrução		
m256 _mm256_load_ps (float *)	Carrega vector de memória para registo (alinhado 32)	VMOVAPS		
m256 _mm_broadcast_ps (float *)	Carrega 1 FP de memória para os 8 elementos do registo YMM	VBROADCA STSS		
_mm256_store_ps (float *,m256)	Escreve registo em vector de memória (alinhado 32)	VMOVAPS		
m256	Todos os 8 elementos do registo YMM são iniciados com o mesmo float			

Compiler Intrinsics: Exemplo 1

```
#define SIZE 1000000
float a[SIZE] attribute ((aligned(32)));
float b[SIZE] attribute ((aligned(32)));
float c[SIZE] attribute ((aligned(32)));
func() {
 for (int i=0; i < SIZE; i++) {
   c[i] = a[i] + b[i];
} }
                     #include <immintrin.h>
                     #define SIZE 1000000
                     float a[SIZE] attribute ((aligned(32)));
                      float b[SIZE] attribute ((aligned(32)));
                     float c[SIZE] attribute ((aligned(32)));
                      func() {
                        for (int i=0; i<SIZE; i+=8) {
                           m256 \text{ mb} = mm256 \text{ load ps (&b[i])};
                          m256 ma = mm256 load ps(&a[i]);
                          m256 \text{ mc} = mm256 \text{ add ps (ma, mb)};
                          mm256 store ps (&c[i], mc);
```

Compiler Intrinsics: Exemplo 2

```
#define SIZE 1000000
float a[SIZE] attribute ((aligned(32)));
float b[SIZE] attribute ((aligned(32)));
float c[SIZE] attribute ((aligned(32)));
float alfa;
func() {
                   | #include <immintrin.h>
  for (int i=0; i < | #define SIZE 1000000
    c[i] = alfa * a float a[SIZE] attribute ((aligned(32)));
                    float b[SIZE] attribute ((aligned(32)));
                    float c[SIZE] attribute ((aligned(32)));
                    float alfa;
                    func() {
                       m256 \text{ m alfa} = mm256 \text{ broadcast ps (&alfa);}
                      for (int i=0; i<SIZE; i+=8) {
                        m256 \text{ mb} = mm256 \text{ load ps (&b[i])};
                        m256 ma = mm256 load ps(&a[i]);
                        ma = mm256 mul ps(ma, m alfa);
                         m256 \text{ mc} = mm256 \text{ add ps (ma, mb)};
                        mm256 store ps (&c[i], mc);
```

Compiler Intrinsics: Exemplo 3

```
#include <math.h>
#define SIZE 1000000
float a[SIZE] attribute ((aligned(32)));
float b[SIZE] attribute ((aligned(32)));
float c[SIZE] attribute ((aligned(32)));
func() {
  for (int i=0; i< SIZE; i++) {
   #include <ia32intrin.h>
} | #define SIZE 1000000
   float a[SIZE] attribute ((aligned(32)));
   float b[SIZE] attribute ((aligned(32)));
   float c[SIZE] attribute ((aligned(32)));
   func() {
      m256 cinco = mm256 set1 ps (5.);
     for (int i=0; i<SIZE; i+=8) {
        m256 \text{ mb} = mm256 \text{ sqrt ps}(mm256 \text{ load ps}(\&b[i]));
        m256 ma = mm256 load ps(&a[i]);
       m256 \text{ mr} = mm256 \text{ mul ps (cinco, } mm256 \text{ add ps (ma, mb);}
       mm256 store ps (&c[i], mr);
```

O compilador pode vectorizar o código

• Comando gcc:

```
gcc -03 -march=...
Ou
gcc -ftree-vectorize -march=....
```

```
#define SIZE 1000000
float a[SIZE] attribute ((aligned(32)));
float b[SIZE] attribute ((aligned(32)));
float c[SIZE] attribute ((aligned(32)));
loop () {
  for (int i=0; i < SIZE; i++) {
    c[i] = a[i] + b[i];
                           loop:
                            xor %eax, %eax
                           . T<sub>1</sub>1:
                             vmovaps a(%eax), %ymm0
                             vaddps b(%eax), %ymm0, %ymm0
                             vmovaps %ymm0, c(%eax)
                             add $32, %eax
                             cmp $4000000, %eax
                             jl .L1
                             ret
```


```
loop (float *a, float *b, float *c, const int S) {
  for (int i=0 ; i< S ; i++) {
    c[i] = a[i] + b[i];
} }</pre>
```

Possibilidade de *aliasing*, isto é: as regiões de memória apontadas pelos diferentes apontadores podemse sobrepor!

versioning, isto é:

O compilador gera versões escalares e vectoriais do ciclo e código para verificar o *aliasing*.

Em *runtime* é escolhida a versão mais apropriada do ciclo



O qualificador __restrict__ indica ao compilador que durante a existência daquele apontador NÂO EXISTE QUALQUER OUTRA REFERÊNCIA para a zona de memória acedida a partir desse apontador. Logo não existe a possibilidade de *aliasing*

Bloqueadores Auto-vectorização: dados não contíguos


```
#define SIZE 1000000
typedef struct {float a, b, c, pad;} MYDATA;

MYDATA d[SIZE] __attribute__ ((aligned(32)));

loop () {
  for (int i=0 ; i < SIZE ; i++) {
    d[i].c = d[i].a + d[i].b;
} }</pre>
```

Array of Structures (AoS): os vários elementos do mesmo campo não são armazenados consecutivamente em memória.

Código não vectorizável!




Bloqueadores Auto-vectorização: dados não contíguos

```
#define SIZE 1000000
struct {
  float a[SIZE] __attribute__ ((aligned(32)));
  float b[SIZE] __attribute__ ((aligned(32)));
  float c[SIZE] __attribute__ ((aligned(32)));
  } d;

loop () {
  for (int i=0 ; i < SIZE ; i++) {
    d.c[i] = d.a[i] + d.b[i];
  }
}</pre>
```

Structures of Arrays (SoA): os vários elementos do mesmo campo são armazenados consecutivamente em memória.

Código vectorizável!



Bloqueadores Auto-vectorização: dados contíguos

```
coop:
    xor %eax, %eax
.L1:
    vmovaps d(%eax), %ymm0
    vaddps d+4000000(%eax), %ymm0
    vmovaps %ymm0, d+8000000(%eax)
    add $32, %eax
    cmp $4000000, %eax
    jl .L1
    ret
```

Bloqueadores Auto-vectorização: stride

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));
loop () {
  for (int i=0 ; i < SIZE ; i+=2) {
    a[i] = a[i] + 1;
} }</pre>
```

Stride != 1

Acessos não contíguos, mas ordenados.

Compilador pode não vectorizar o código.

Código (mesmo vectorial) menos eficiente, devido a acessos a memória e reduzida localidade espacial.

Bloqueadores Auto-vectorização: uncountable loops

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));
float b[SIZE] __attribute__ ((aligned(32)));
float c[SIZE] __attribute__ ((aligned(32)));

loop () {
  for (int i=0 ; a[i]!=0 && i < SIZE ; i++) {
    c[i] = a[i] + b[i];
} }</pre>
```

O número de iterações não pode ser computado (uncountable loop):

Código não vectorizável!

Bloqueadores Auto-vectorização: condições

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));
float b[SIZE] __attribute__ ((aligned(32)));
float c[SIZE] __attribute__ ((aligned(32)));

loop () {
  for (int i=0 ; i< SIZE ; i++) {
    float s = a[i] + b[i];
    if (s<0.) {c[i] = s;}
    else if (s==0.) {c[i] = -10.;}
    else {c[i] = -s;}
}</pre>
```

Estruturas condicionais: Código não vectorizável!

Bloqueadores Auto-vectorização: condições

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));
float b[SIZE] __attribute__ ((aligned(32)));
float c[SIZE] __attribute__ ((aligned(32)));

loop () {
  for (int i=0 ; i < SIZE ; i++) {
    float s = a[i] + b[i];
    c[i] = (s < 0 ? s : 0);
} }</pre>
```

Algumas estruturas condicionais simples realizáveis como uma máscara: Código vectorizável nesses casos

NOTA:

s é calculado para todos os elementos do vector. usando uma máscara só é atribuído aqueles elementos de c para os quais s é <0!

Bloqueadores Auto-vectorização: funções

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));
float b[SIZE] __attribute__ ((aligned(32)));
float c[SIZE] __attribute__ ((aligned(32)));

loop () {
  for (int i=0 ; i< SIZE ; i++) {
    c[i] = myfunc(a[i]) + b[i];
} }</pre>
```

Invocação de funções dentro do ciclo: Código não vectorizável!

Bloqueadores Auto-vectorização: funções

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));
float b[SIZE] __attribute__ ((aligned(32)));
float c[SIZE] __attribute__ ((aligned(32)));

loop () {
  for (int i=0 ; i < SIZE ; i++) {
    c[i] = __builtin_absf(a[i]) + b[i];
} }</pre>
```

Invocação de funções intrínseca dentro do ciclo: Código vectorizável!

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));
loop () {
  for (int i=1 ; i < SIZE ; i++) {
    a[i] = a[i-1] + 1;
} }</pre>
```

Dependência *read after* write (RaW)! Como i cresce, o valor de a[i+1] é alterado na próxima iteração anterior! Código não vectorizável!

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));
loop () {
  for (int i=0 ; i < SIZE-1 ; i++) {
    a[i] = a[i+1] + 1;
} }</pre>
```

Dependência write *after read (WaR)*!
Como i cresce, o valor de a[i+1] só será alterado na próxima iteração!
Código vectorizável!

 Distância da dependência : diferença entre o índice de escrita e o índice de leitura

$$d = c^W - c^R$$

Se d <= 0 não há dependências RaW : ciclo pode ser vectorizado

• Nota: o sinal da distância deve respeitar a ordem de iteração. Isto é, se o índice for decrementado então $d=-(c^W-c^R)$

```
#define SIZE 1000000
float a[SIZE]
   _attribute__ ((aligned(32)));

loop () { float c;

for (int i=1; i < SIZE; i++) {
   c = a[i-1]*2;
   a[i] = (c > 0 ? c : 1);
} }
```

```
#define SIZE 1000000
float a[SIZE]
   __attribute__ ((aligned(16)));

loop () { float c;

for (int i=SIZE -1 ; i>0; i--) {
   c = a[i-1]*2;
   a[i] = (c >0 ? c : 1);
} }
```

```
d = c^{W} - c^{R} = i - (i - 1) = 1
a[1] = a[0]*2 : 1;
a[2] = a[1]*2 : 1;
read\ after\ write
Código NÃO vectorizável!
```

$$d = -(c^W - c^R) = -i + i - 1 = -1$$

 $a[SIZE-1] = a[SIZE-2]*2:1;$
 $a[SIZE-2] = a[SIZE-3]*2:1;$
Write after read
Código vectorizável!

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));
loop () {
  for (int i=9 ; i < SIZE ; i++) {
    a[i] = a[i-9] + 1;
} }</pre>
```

Máquina AVX: largura das unidades funcionais W= 8

```
d = i - (i-9) = 9

d>0 => RaW

Mas d>W ; 9 > 8
```

Código vectorizável

Processamento Vectorial: Linhas de Orientação

- Usar ciclos "for" contáveis: pontos únicos de entrada e saída;
- Evitar estruturas condicionais; no entanto, máscaras são vectorizáveis;
- Evitar dependências, especialmente do tipo "read-after-write"
- Evitar a utilização de apontadores e prevenir aliasing
- Usar acessos à memória eficientes:
 - Ciclo mais aninhado com stride 1 (dados consecutivos)
 - Alinhar os dados a múltiplos de 32 (Intel[®] AVX)