Instruction Level Parallelism Super Escalaridade

Arquitetura de Computadores Mestrado Integrado em Engenharia Informática


Material de Apoio

- "Computer Organization and Design: The Hardware / Software Interface" David A. Patterson, John L. Hennessy; 5th Edition, 2013
 - Secção 4.10 (pags. 332 .. 344) Parallelism via instructions
 - Secção 4.11 (pags. 344 .. 351) Real Stuff

- "Computer Systems: a Programmer's Perspective"; Randal E. Bryant, David R.
 O'Hallaron--Pearson (2nd ed., 2011)
 - Secção 5.7 (pags. 496 .. 500) Understanding modern processors
 - ADVANCED MATERIAL:
 Secção 5.7.2 .. 5.9 (pags. 523 .. 446) Understanding modern processors

Pipelining


 Explora ILP (Instruction Level Parallelism) por permitir a execução simultânea de múltiplas instruções em diferentes estágios



- Permite aumentar a frequência, relativamente a organizações de ciclo único
- O CPI ideal é 1, mas difícil de manter devido a
 - dependências de dados;
 - dependências de controlo;
 - atrasos nos acessos à memória

Multiple Issue

 Uma abordagem complementar consiste em ter múltiplos pipelines, permitindo a execução simultânea de múltiplas instruções -> multiple issue



[FIGURE 4.75 – Patterson & Hennessy; Computer Organization & Design – 5th Edition, Elsevier, 2013 --- The A8 pipeline]

Multiple Issue

- As múltiplas unidades funcionais permitem o lançamento (issue) de mais do que uma instrução por ciclo, logo, potencialmente podemos ter CPI < 1
- Um processador com 4 unidades funcionais, cada organizada como um pipeline de 5 estágios, pode ter 20 instruções a ser executadas simultaneamente em cada ciclo
- Os processadores actuais mais avançados tentam lançar (issue) 3 a 6 instruções por ciclo

Multiple Issue: Limitações


- Existem no entanto limitações ao número de instruções que podem executar em simultâneo:
 - dependências de dados e/ou controlo
 - disponibilidade de recursos: número e tipo de unidades funcionais, latência de diferentes instruções, atrasos no acesso à memória
- Quem determina quais as instruções que podem ser lançadas simultaneamente?

static issue	dynamic issue
compilador	processador
	Embora o compilador possa ordenar as instruções por forma a facilitar o <i>multiple issue</i>

Static Multiple Issue

- O compilador agrupa em pacotes as instruções que serão lançadas (issued) em cada ciclo do relógio
- Estes pacotes de instruções concatenadas podem ser vistos como uma única instrução com múltiplas operações:
 VLIW – Very Long Instruction Word
- Uma VLIW comporta tantas instruções quantos os pipelines (unidades funcionais) disponíveis
- O compilador é responsável por:
 - garantir que não há dependências dentro de uma VLIW
 - que as instruções integradas numa VLIW podem ser executadas pelas unidades funcionais
 - resolver dependências de controlo ou dependências de dados entre diferentes
 VLIW

Static Multiple Issue – Exemplo: ARM Cortex A8



Pipe 0	Pipe 1	Válido ?
movl \$10, %r1	movl (%r2), %r3	-
movl \$10, %r1	addl %r1, %r3	
movl (%r2), %r3	movl (%r4), %r5	

Static Multiple Issue – Exemplo: MIPS

 Considere uma versão com static multiple issue do MIPS, com 2 pipelines:

```
Pipe 0 : ALU ou branch
                              Loop:
                               lw $t (, 0 ($s1)
– Pipe 1 : load / store
                               addu $t0,$20,$s2
    Execução fora
                               addi $s1,$s1,-4
    de ordem
                               bne $s1,$zero,Loop
                 Pipe 0 (ALU/Branch)
                                          Pipe 1 (LS)
          CC
              addi $s1,$s1,-4
                                        lw $t0, 0($s1)
              addu $t0,$t0,$s2
                                        nop
                                        sw $t0, 4($s1)
              bne $s1,$zero,Loop
          CPI
                              3/5 = 0.6
```

Loop Unrolling- Exemplo: MIPS

```
Loop:

lw $t0, 0($s1)

addu $t0,$t0,$s2

sw $t0, 0($s1)

addi $s1,$s1,-4

bne $s1,$zero,Loop
```

```
Loop:

lw $t0, 0($s1)

addu $t0,$t0,$s2

sw $t0, 0($s1)

lw $t1, -4($s1)

addu $t1,$t1,$s2

sw $t1, -4($s1)

addi $s1,$s1,-8

bne $s1,$zero,Loop
```

anti-dependência -> register renaming

CC	Pipe 0 (ALU/Branch)	Pipe 1 (LS)
1	addi \$s1,\$s1,-8	lw \$t0, 0(\$s1)
2	addu \$t0,\$t0,\$s2	lw \$t1, 4(\$s1)
3	addu \$t1,\$t1,\$s2	sw \$t0, 8(\$s1)
4	bne \$s1,\$zero,Loop	sw \$t1, 4(\$s1)
AC – ILP : Super Escalaridade CPI	4 / 8 = 0).5

Loop Unrolling

• Consiste em fazer múltiplas cópias do corpo de um ciclo (normalmente feito pelo compilador)

```
for (i=0; i<N; i++) {
  a[i] = a[i] + var;
}</pre>
```

```
for (i=0; i<N; i+=3) {
  a[i] = a[i] + var;
  a[i+1] = a[i+1] + var;
  a[i+2] = a[i+2] + var;
}</pre>
```

- O seu efeito no desempenho nem sempre é positivo
- Contribui para:
 - disponibilizar mais instruções independentes para aumentar o ILP, e consequentemente reduzir o CPI
 - reduzir o número de instruções executadas

Static Multiple Issue: Limitação


- O código gerado depende da organização do processador (número, tipo e desempenho das unidades funcionais)
- A mudança para diferentes implementações da mesma arquitectura:
 - frequentemente exige recompilação para que o código execute;
 - noutros casos, exige recompilação para manter um desempenho aceitável

Dynamic Multiple Issue

- O processador selecciona dinamicamente, em tempo de execução, quais as instruções a executar em cada pipeline (unidade funcional)
- Diminui a dependência da compilação, relativamente à abordagem estática, pois é o hardware que selecciona as instruções de acordo com a sua própria organização

SuperEscalaridade: in-order scheduling

 in-order scheduling: instruções seleccionadas na ordem com que aparecem no programa, baseado na disponibilidade dos operandos e de unidades funcionais apropriadas



CC	Pipe 0 (ALU/Branch)	Pipe 1 (LS)
1	nop	lw \$t0, 20(\$s2)
2	addu \$t1,\$t0,\$s2	nop
3	sub \$s4,\$s4,\$t3	nop
4	addi \$t5, \$s4, 20	nop
CPI	4 / 4 = 1	

SuperEscalaridade: out-of-order scheduling

 out-of-order scheduling: as instruções são reordenadas pelo processador para maximizar o CPI, garantindo a correcta execução do programa

```
lw $t0, 20($s2)
addu $t1,$t0,$t2
sub $s4,$s4,$t3
addi $t5, $s4, 20
```

CC	Pipe 0 (ALU/Branch)	Pipe 1 (LS)
1	sub \$s4,\$s4,\$t3	lw \$t0, 20(\$s2)
2	addu \$t1,\$t0,\$s2	nop
3	addi \$t5, \$s4, 20	nop
СРІ	3 / 4 = 0.7	5

Scheduling - Exercícios

- Implementação do MIPS com 2 unidade funcionais:
 - 0 : operações sobre inteiros e saltos (1 ciclo)
 - 1: loads (2 ciclos) e stores (1 ciclo)
 Apesar de 1 load tomar 2 ciclos, pode-se iniciar uma instrução a cada ciclo (pipeline profundidade 2)
- Para o programa abaixo e para 2 iterações, calcule #I, #cc e
 CPI, para cada política de escalonamento

```
I1: lw %t0, 0(%s0)
I2: addi %t0, %t0, $20
I3: sw %t0, 0(%s0)
I4: addi %s0, %s0, -4
I5: bnz I1
```

Scheduling: in-order multiple issue

I1: lw %t0, 0(%s0)
I2: addi %t0, %t0, \$20
I3: sw %t0, 0(%s0)
I4: addi %s0, %s0, -4
I5: bnz I1

#I = 10 #cc = 10 CPI = 1

СС	0 (int + b)	1 (load / store)
1	nop	<u> </u>
2	nop	11.1
3	12.1	nop
4	14.1	I3.1
5	I5.1	nop
6	nop	<u> </u>
7	nop	11.2
8	12.2	nop
9	I4.2	13.2
10	I5.2	nop

Scheduling: *in-order multiple issue; unroll = 2*

```
I1:
   lw %t0, 0(%s0)
I2:
  addi %t0, %t0, $20
   sw %t0, 0(%s0)
I3:
I4:
   àddi %50, %$Q%sθ∦
I5:
   bddi $10, %t0, $20
   sw %t0, -4(%s0)
I6:
I7: addi %s0, %s0, -8
I8:
   bnz
          T 1
```

#I = 8
#cc = 9
CPI = 1.125


СС	0 (int + b)	1 (load / store)
1	nop	т1
2	nop	 I1
3	I2	nop
4	nop	13
5	nop	Τ./
6	nop	 I4
7	I5	nop
8	I7	16
9	I8	nop
10		


Scheduling: *out of order multiple issue; unroll = 2*


```
I1:
      lw %t0, 0(%s0)
I2:
            %t0, %t0, $20
      addi
I3:
            %t0, 0(%s0)
      SW
I4:
      lw
            %t1, -4(%s0)
I5:
    addi
            %t1, %t1, $20
I6:
            %t1, -4(%s0)
      SW
            %s0, %s0, -8
I7:
      addi
T8:
      bnz
            T 1
```


```
#I = 8
#cc = 5
CPI = 0.625
```

СС	0 (int + b)		1 (load / store)
1	addi %s0, %s0, -8		lw %t0, 0(%s0)
2	nop		lw %t1, 4 (%s0)
3	addi %t0,%t0,\$20		
4	addi %t1,%t1,\$20		sw %t0, 8 (%s0)
5	bnz I1		sw %t1, 4 (%s0)
6			
7			
8			
9			
10			









ILP: limitações

- Pipelining e multiple issue s\(\tilde{a}\) usados para explorar Instruction
 Level Parallelism (ILP)
- No entanto, na maior parte das aplicações é difícil lançar mais do que duas instruções por ciclo:
 - 1. Existem dependências de controlo e dados no código que limitam o paralelismo disponível;
 - Penalizações devido ao acesso à memória limitam a capacidade de manter os múltiplos pipelines constantemente ocupados.

Eficiência Energética

- O aumento do número de estágios dos *pipelines* juntamente com o controlo associado à execução especulativa resultam numa perca de eficiência energética (performance per joule).
- Processadores mais simples, embora exibam menor desempenho, apresentam melhores ratios performance per joule.

Microprocessor	Year	Clock Rate	Pipeline Stages	Issue Width	Out-of-Order/ Speculation	Cores/ Chip	Pow	ver
Intel 486	1989	25 MHz	5	1	No	1	5	W
Intel Pentium	1993	66 MHz	5	2	No	1	10	W
Intel Pentium Pro	1997	200 MHz	10	3	Yes	1	29	W
Intel Pentium 4 Willamette	2001	2000 MHz	22	3	Yes	1	75	W
Intel Pentium 4 Prescott	2004	3600 MHz	31	3	Yes	1	103	W
Intel Core	2006	2930 MHz	14	4	Yes	2	75	W
Intel Core i5 Nehalem	2010	3300 MHz	14	4	Yes	1	87	W
Intel Core i5 Ivy Bridge	2012	3400 MHz	14	4	Yes	8	77	W

Intel Core i7 8700K; Q4 2017; 6 cores; 3700 MHz (Max Turbo: 4700 MHz); 95 W


eper. 1

ARM Cortex-A8 vs Intel Core i7

Processor	ARM A8	Intel Core i7 920
Market	Personal Mobile Device	Server, Cloud
Thermal design power	2 Watts	130 Watts
Clock rate	1 GHz	2.66 GHz
Cores/Chip	1	4
Floating point?	No	Yes
Multiple Issue?	Dynamic	Dynamic
Peak instructions/clock cycle	2	4
Pipeline Stages	14	14
Pipeline schedule	Static In-order	Dynamic Out-of-order with Speculation
Branch prediction	2-level	2-level
1st level caches / core	32 KiB I, 32 KiB D	32 KiB I, 32 KiB D
2nd level cache / core	128-1024 KiB	256 KiB
3rd level cache (shared)	-	2-8 MiB

[FIGURE 4.74 – Patterson & Hennessy; Computer Organization & Design – 5th Edition, Elsevier, 2013]

ARM Cortex A8



[FIGURE 4.75 – Patterson & Hennessy; Computer Organization & Design – 5th Edition, Elsevier, 2013 --- The A8 pipeline]

ARM Cortex A8 - Desempenho





FIGURE 4.76 Patterson & Hennessy; Computer Organization & Design – 5th Edition, Elsevier, 2013 CPI on ARM Cortex A8 for the Minnespec benchmarks, which are small versions of the SPEC2000 benchmarks.

Intel Core i7 920

[FIGURE 4.77 – Patterson & Hennessy; Computer Organization & Design 5th Edition, Elsevier, 2013]



AC – ILP : Super Escalaridade

Intel Core i7 920 - Desempenho




FIGURE 4.78 CPI of Intel Core i7 920 running SPEC2006 integer benchmarks.