

FACULDADE ENGENHEIRO SALVADOR ARENA

MODULADOR NRZ-L


Tutorial de gravação na placa FPGA

1) PRÉ-REQUISITOS

Antes de iniciar o procedimento de gravação na placa FPGA, e verificar o comportamento da modulação por meio dos Switches e LEDs do circuito, os seguintes itens são necessários:

- Vivado 2025.2 instalado
- Projeto do modulador NRZ-L baixado do repositório no GitHub, conforme orientado no arquivo “tutorial_simulacao.pdf”.
- Placa FPGA Basys3 xc7a35tcpg236-1
- Cabo USB mini (Não é o tipo C)

Com o projeto do Vivado aberto, localize o arquivo do Design Source. Para realizar a gravação na placa corretamente, é necessário comentar duas linhas que fazem referência à variável “saída_testbench”, neste caso, as linhas 13 e 36. Para comentá-las, adicione dois hífens (--) no início das linhas. Ao final, salve o arquivo.



```
1  modulador_nrzl.vhd
2  tb_modulador_nrzl.vhd
3  Untitled 2
4  C:/Users/Felipe/Downloads/PROJETOS_FEITOS_PARA_LED_E_OSCIOSCOPIO_FINAL_FINAL_FINAL/PROJETOS/modulador_nrzl/modulador_nrzl/srcs/sources_1/new/modulador_nrzl.vhd
5
6  7  NUM_BITS: integer := 16; -- número de bits a serem transmitidos
7  8  CICLOS_POR_BIT: integer := 2000; -- número de ciclos de clock por bit
8  9
9  10 port (
10 11 clock: in std_logic; -- porta que representa o sinal de clock
11 12 entrada: in std_logic_vector(0 to NUM_BITS-1); -- dados de testbench ou dos switches da placa física
12 13 --saída_testbench: out std_logic; -- output no waveform (via testbench)
13 14 leds_leds: out std_logic_vector(0 to NUM_BITS-1); -- output nos leds da placa física
14 15
15 16 );
16 17 end entity;
17 18
18 19 architecture Behavioral of modulador_nrzl is
19 20 -- indicação do bit atual sendo transmitido.
20 21 signal bit_index : integer range 0 to NUM_BITS := 0;
21 22
22 23 -- contador que controla a duração de cada bit em ciclos de clock.
23 24 signal contador_clock : integer range 0 to CICLOS_POR_BIT := 0;
24 25
25 26 -- registro para armazenar o estado dos LEDs, inicializado com '0' (todos apagados).
26 27 signal leds_reg: std_logic_vector(0 to NUM_BITS-1) := (others => '0');
27 28
28 29 begin
29 30 -- linkagem do registro de LEDs à saída dos LEDs da placa física.
30 31 leds_reg <= leds_reg;
31 32
32 33 process(clock)
33 34 begin
34 35 if rising_edge(clock) then -- se houver uma borda de subida no clock, o processo é executado
35 36 if bit_index < NUM_BITS then -- verifica se ainda há bits para transmitir
36 37 saída_testbench <= entrada(bit_index); -- modifica sinal no waveform
37 38 leds_reg(bit_index) <= entrada(bit_index); -- acende/apaga o led respectivo ao bit;
38 39
39 40 end if;
39 41 bit_index <= bit_index + 1;
40 42 contador_clock <= contador_clock + 1;
41 43 if contador_clock = CICLOS_POR_BIT then
42 44 contador_clock <= 0;
43 45 end if;
44 46 end if;
45 47 end process;
46 48
47 49 end architecture;
48 49
```

Figura 1 - Design Source

Na sequência, serão apresentados os procedimentos de síntese, implementação e geração de bitstream, preparando o código para realizar a gravação no circuito.

2) SÍNTESE

No menu lateral, localize o menu SYNTHESIS, clique em “Run Synthesis” e depois em OK. Aguarde o processo até que apareça uma nova janela para seguir com a etapa de implementação:




Figura 2 - Execução da síntese

3) IMPLEMENTAÇÃO

Após a conclusão do Synthesis, será aberta uma janela para iniciar a implementação. Clique em “OK”, selecionando a opção “Run Implementation” e depois “OK” novamente. Por fim, aguarde até que apareça uma nova janela para iniciar a etapa de geração do Bitstream:




Figura 3 - Execução da implementação

4) GERAÇÃO DO BITESTREAM

Quando a implementação for concluída, será aberta uma nova janela. Selecione a opção “Generate Bitstream”, clique em “OK” e depois “OK” novamente. Ao final, feche a janela que será aberta.




Figura 4 - Geração do bitstream

5) CONEXÃO DA PLACA

Antes de passar o código compilado ao circuito, é necessário conectar a placa ao computador via USB e ligar o Power Switch. Seguindo o esquema abaixo, conecte o cabo USB mini na entrada 13 e deixe o Switch 15 no “ON”:




Figura 5 - Esquema da placa FPGA

Para saber se o dispositivo inicializou corretamente, verifique se o display de 4 dígitos está aceso e realizando uma contagem sequencial, de “0000” a “9999”, conforme a imagem abaixo:




Figura 6 - Estado inicial da placa FPGA

6) PROGRAMAÇÃO

No menu Flow Navigator, acesse “PROGRAM AND DEBUG” > “Open Hardware Manager”, clique no item “Open Target” > “Auto Connect”:




Figura 7 - Programação da placa FPGA

Em seguida, na parte superior da tela, clique no item “Program Device” e depois em “OK”. Com isso, o código VHDL será passado à placa, que já irá operar de acordo com a lógica do modulador. Para ter certeza de que o código já foi gravado, verifique se o display de dígitos numéricos do FPGA ficou levemente apagado, parando de contar.

7) MAPEAMENTO DE USO DA PLACA

Conforme denotado no esquema abaixo, a placa utilizada possui um conjunto de 16 Switches (a fileira horizontal de “blocos pretos” na parte inferior) e, logo acima deles, 16 LEDs (os pequenos retângulos brancos). A entrada de dados é definida por meio dos switches e a saída do sinal modulado é representada pelos LEDs.




Figura 8 - Esquema da placa FPGA

Em ambos os casos, os bits mais significativos estão à esquerda e os menos significativos à direita. O bit 1 é representado por um switch para cima (entrada) ou por um LED aceso (saída). O bit 0 é representado por um switch para baixo (entrada) ou por um LED apagado (saída).

8) COMO TESTAR

Para avaliar o comportamento da modulação NRZ-L, modifique a configuração dos switches e observe como os LEDs acendem ou apagam na representação do pulso de saída.

Como exemplo, modifique os switches para que representem a entrada da sequência “1011001110001111” (bit 1 = switch para cima; bit 0 = switch para baixo). Assim que os switches forem configurados desta forma, espera-se que a relação de 16 LEDs acesos fique de acordo com a imagem abaixo:




Figura 9 - Placa FPGA com modulação NRZ-L