

FACULDADE ENGENHEIRO SALVADOR ARENA

MODULADOR NRZ-I

Tutorial de simulação no Vivado

1) PRÉ-REQUISITOS

Para iniciar a simulação, é necessário que o software Vivado seja instalado, na versão 2025.2. Para obtê-lo, baixe o instalador por meio do [site oficial](#).

Para que o Vivado possa ser utilizado normalmente, recomenda-se que os seguintes requisitos sejam atendidos:

- Sistemas operacionais Windows 10 Professional/Enterprise ou Windows 11 Enterprise (64-bit)
- Ao menos 16GB de RAM;
- Ao menos 50GB de armazenamento livre em disco para download dos componentes e armazenamento dos projetos;

2) ABERTURA DO PROJETO

No repositório do github, acesse a Branch do projeto para realizar o download. Com a Branch localizada, clique em “Code” e em “Download ZIP”. Um arquivo será baixado no computador:




Figura 1 - Download do repositório no GitHub

Em seguida, extraia o arquivo em alguma pasta de sua preferência. Dentro do repositório do projeto já descompactado, navegue até o caminho “modulacao_nrz_l_nrz_i_vhdl_fpga\nrz_i\vivado_project” e extraia o arquivo ZIP “projeto_vivado_NRZ-I”, que está dentro deste diretório:




Figura 2 - Projeto descompactado

Abrindo o software Vivado, clique em “Open Project”. Será aberta uma janela para localizar o projeto em seu computador. Por meio do seletor “Look in”, navegue até o diretório no qual o projeto foi extraído. Entrando no projeto, localize um arquivo de extensão “.xpr”, e clique duas vezes:




Figura 3 - Abertura do projeto no Vivado

Ao final, a página inicial do Vivado deve ser aberta:




Figura 4 - Tela inicial do Vivado

3) ESTRUTURA DOS ARQUIVOS NO VIVADO

Dentro da tela inicial do Vivado, é possível visualizar na área Sources os arquivos de “Design Source”, “Constraints” e “Simulation Sources”:



Figura 5 - Área Sources do Vivado

Na tabela a seguir, descreve-se qual a função de cada um destes arquivos:

Arquivo	Função
Design Source (NRZI_Source.vhd)	Contém o código principal do circuito FPGA.
Constraints (modulazor_nrzi.xdc)	Contém o mapeamento das entradas e saídas do circuito definidas no Design Source, para vinculá-las às portas do circuito físico.
Simulation Source (tb_NRZI.vhd)	Contém o código necessário para simular o funcionamento da placa FPGA no Vivado, sem precisar do hardware.

Tabela 1 - Arquivos do circuito no Vivado

Clicando duas vezes no arquivo do design source, o seu código-fonte será aberto. Mais detalhes sobre seu funcionamento podem ser vistos por meio dos comentários (linhas acinzentadas):

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.NUMERIC_STD.ALL;
4
5  entity NRZI_Source is
6  generic (
7      CICLOS_POR_BIT : integer := 2000;  -- ciclos de clock por bit
8      N_BITS          : integer := 16 -- número de bits a serem transmitidos
9  );
10 port (
11     clock      : in  std_logic; -- sinal de clock
12     entrada    : in  std_logic_vector(0 to N_BITS-1); -- vetor que armazena os dados de entrada
13     saida_testbench : out std_logic; -- output para o testbench
14     saida_leds : out std_logic_vector(0 to N_BITS-1) -- output para os LEDs do circuito físico
15 );
16 end entity;
17
18 architecture Behavioral of NRZI_Source is
19     -- sinal que indica o índice do bit atual sendo transmitido
20     signal bit_index : integer range 0 to N_BITS := 0;
21
22     -- contador que controla a duração de cada bit em ciclos de clock;
23     signal contador_clock : integer range 0 to CICLOS_POR_BIT := CICLOS_POR_BIT - 1;
24
25     -- sinal que representa o nível do sinal NRZI em um dado momento
26     signal nivel : std_logic := '0';
27
28     -- registrador interno para armazenar o estado dos LEDs, refletindo o sinal NRZI
29     signal leds_reg : std_logic_vector(0 to N_BITS-1) := (others => '0');
30
```

```

31: begin
32:
33:   -- Conecta o registrador interno à saída
34:   saida_leds <= leds_reg;
35:
36:   process(clock)
37:   begin
38:     if rising_edge(clock) then -- apenas se estiver na borda de subida do clock...
39:
40:       if bit_index < N_BITS then -- caso ainda haja bits para transmitir...
41:
42:         if contador_clock < CICLOS_FOR_BIT - 1 then -- se o período do bit ainda não terminou...
43:           contador_clock <= contador_clock + 1;
44:         else
45:           -- Transiciona o sinal se o bit de entrada é '1'
46:           if entrada(bit_index) = '1' then
47:             nivel <= not nivel;
48:             leds_reg(bit_index) <= not nivel; -- atualiza o valor após a transição
49:           else
50:             leds_reg(bit_index) <= nivel; -- mantém o nível atual
51:           end if;
52:
53:           -- atualiza o testbench e reinicia o contador para o próximo bit
54:           saida_testbench <= nivel;
55:           contador_clock <= 0;
56:           bit_index <= bit_index + 1;
57:         end if;
58:
59:       else -- se a sequência de bits já foi transmitida, reinicia tudo para o próximo ciclo de transmissão.
60:         bit_index
61:           <= 0;
62:         contador_clock <= CICLOS_FOR_BIT - 1;
63:         nivel
64:           <= '0';
65:         leds_reg
66:           <= (others => '0');
67:       end if;
68:     end process;
69: end Behavioral;

```

Figura 6 - Código-fonte do Design Source

Clicando duas vezes no arquivo de constraints, o seu código-fonte será aberto. O que se faz aqui, conforme explicado acima, é indicar ao hardware físico a relação de entradas e saídas que serão utilizadas. No arquivo completo, vê-se a área de definições para as entradas (Switches), saídas digitais (os LEDs) e o clock:

```

1: ##
2: ## Switchees
3: ## Index 0 (mais à esquerda) - bit mais significativo
4: ## Index 15 (mais à direita) - bit menos significativo
5: ## =====
6:
7: set_property PACKAGE_PIN R3 [get_ports {entrada[0]}]
8: set_property IOSTANDARD LVCMOS33 [get_ports {entrada[0]}]
9:
10: set_property PACKAGE_PIN T1 [get_ports {entrada[1]}]
11: set_property IOSTANDARD LVCMOS33 [get_ports {entrada[1]}]
12:
13: set_property PACKAGE_PIN U1 [get_ports {entrada[2]}]
14: set_property IOSTANDARD LVCMOS33 [get_ports {entrada[2]}]
15:
16: set_property PACKAGE_PIN W2 [get_ports {entrada[3]}]
17: set_property IOSTANDARD LVCMOS33 [get_ports {entrada[3]}]
18:
19: set_property PACKAGE_PIN R3 [get_ports {entrada[4]}]
20: set_property IOSTANDARD LVCMOS33 [get_ports {entrada[4]}]
21:
22: set_property PACKAGE_PIN T2 [get_ports {entrada[5]}]
23: set_property IOSTANDARD LVCMOS33 [get_ports {entrada[5]}]
24:
25: set_property PACKAGE_PIN T3 [get_ports {entrada[6]}]
26: set_property IOSTANDARD LVCMOS33 [get_ports {entrada[6]}]
27:
28: set_property PACKAGE_PIN V2 [get_ports {entrada[7]}]
29: set_property IOSTANDARD LVCMOS33 [get_ports {entrada[7]}]
30:
31: set_property PACKAGE_PIN W13 [get_ports {entrada[8]}]
32:
33: set_property PACKAGE_PIN Y18 [get_ports {entrada[9]}]
34:
35: set_property PACKAGE_PIN Y19 [get_ports {entrada[10]}]
36:
37: set_property PACKAGE_PIN Y20 [get_ports {entrada[11]}]
38:
39: set_property PACKAGE_PIN Y21 [get_ports {entrada[12]}]
40:
41: set_property PACKAGE_PIN Y22 [get_ports {entrada[13]}]
42:
43: set_property PACKAGE_PIN Y23 [get_ports {entrada[14]}]
44:
45: set_property PACKAGE_PIN Y24 [get_ports {entrada[15]}]
46:
47: set_property PACKAGE_PIN Y25 [get_ports {entrada[16]}]
48:
49: set_property PACKAGE_PIN Y26 [get_ports {entrada[17]}]
50:
51: set_property PACKAGE_PIN Y27 [get_ports {entrada[18]}]
52:
53: set_property PACKAGE_PIN Y28 [get_ports {entrada[19]}]
54:
55: set_property PACKAGE_PIN Y29 [get_ports {entrada[20]}]
56:
57: set_property PACKAGE_PIN Y30 [get_ports {entrada[21]}]
58:
59: set_property PACKAGE_PIN Y31 [get_ports {entrada[22]}]
60:
61: set_property PACKAGE_PIN Y32 [get_ports {entrada[23]}]
62:
63: set_property PACKAGE_PIN Y33 [get_ports {entrada[24]}]
64:
65: set_property PACKAGE_PIN Y34 [get_ports {entrada[25]}]
66:
67: set_property PACKAGE_PIN Y35 [get_ports {entrada[26]}]
68:
69: set_property PACKAGE_PIN Y36 [get_ports {entrada[27]}]
70:
71: set_property PACKAGE_PIN Y37 [get_ports {entrada[28]}]
72:
73: set_property PACKAGE_PIN Y38 [get_ports {entrada[29]}]
74:
75: set_property PACKAGE_PIN Y39 [get_ports {entrada[30]}]
76:
77: set_property PACKAGE_PIN Y40 [get_ports {entrada[31]}]
78:
79: set_property PACKAGE_PIN Y41 [get_ports {entrada[32]}]
80:
81: set_property PACKAGE_PIN Y42 [get_ports {entrada[33]}]
82:
83: set_property PACKAGE_PIN Y43 [get_ports {entrada[34]}]
84:
85: set_property PACKAGE_PIN Y44 [get_ports {entrada[35]}]
86:
87: set_property PACKAGE_PIN Y45 [get_ports {entrada[36]}]
88:
89: set_property PACKAGE_PIN Y46 [get_ports {entrada[37]}]
90:
91: set_property PACKAGE_PIN Y47 [get_ports {entrada[38]}]
92:
93: set_property PACKAGE_PIN Y48 [get_ports {entrada[39]}]
94:
95: set_property PACKAGE_PIN Y49 [get_ports {entrada[40]}]
96:
97: set_property PACKAGE_PIN Y50 [get_ports {entrada[41]}]
98:
99: set_property PACKAGE_PIN Y51 [get_ports {entrada[42]}]
100:
101: set_property PACKAGE_PIN Y52 [get_ports {entrada[43]}]
102:
103: set_property PACKAGE_PIN Y53 [get_ports {entrada[44]}]
104:
105: set_property PACKAGE_PIN Y54 [get_ports {entrada[45]}]
106:
107: set_property PACKAGE_PIN Y55 [get_ports {entrada[46]}]
108:
109: set_property PACKAGE_PIN Y56 [get_ports {entrada[47]}]
110:
111: set_property PACKAGE_PIN Y57 [get_ports {entrada[48]}]
112:
113: set_property PACKAGE_PIN Y58 [get_ports {entrada[49]}]
114:
115: set_property PACKAGE_PIN Y59 [get_ports {entrada[50]}]
116:
117: set_property PACKAGE_PIN Y60 [get_ports {entrada[51]}]
118:
119: set_property PACKAGE_PIN Y61 [get_ports {entrada[52]}]
120:
121: set_property PACKAGE_PIN Y62 [get_ports {entrada[53]}]
122:
123: set_property PACKAGE_PIN Y63 [get_ports {entrada[54]}]
124:
125: set_property PACKAGE_PIN Y64 [get_ports {entrada[55]}]
126:
127: set_property PACKAGE_PIN Y65 [get_ports {entrada[56]}]
128:
129: set_property PACKAGE_PIN Y66 [get_ports {entrada[57]}]
130:
131: set_property PACKAGE_PIN Y67 [get_ports {entrada[58]}]
132:
133: set_property PACKAGE_PIN Y68 [get_ports {entrada[59]}]
134:
135: set_property PACKAGE_PIN Y69 [get_ports {entrada[60]}]
136:
137: set_property PACKAGE_PIN Y70 [get_ports {entrada[61]}]
138:
139: set_property PACKAGE_PIN Y71 [get_ports {entrada[62]}]
140:
141: set_property PACKAGE_PIN Y72 [get_ports {entrada[63]}]
142:
143: set_property PACKAGE_PIN Y73 [get_ports {entrada[64]}]
144:
145: set_property PACKAGE_PIN Y74 [get_ports {entrada[65]}]
146:
147: set_property PACKAGE_PIN Y75 [get_ports {entrada[66]}]
148:
149: set_property PACKAGE_PIN Y76 [get_ports {entrada[67]}]
150:
151: set_property PACKAGE_PIN Y77 [get_ports {entrada[68]}]
152:
153: set_property PACKAGE_PIN Y78 [get_ports {entrada[69]}]
154:
155: set_property PACKAGE_PIN Y79 [get_ports {entrada[70]}]
156:
157: set_property PACKAGE_PIN Y80 [get_ports {entrada[71]}]
158:
159: set_property PACKAGE_PIN Y81 [get_ports {entrada[72]}]
160:
161: set_property PACKAGE_PIN Y82 [get_ports {entrada[73]}]
162:
163: set_property PACKAGE_PIN Y83 [get_ports {entrada[74]}]
164:
165: set_property PACKAGE_PIN Y84 [get_ports {entrada[75]}]
166:
167: set_property PACKAGE_PIN Y85 [get_ports {entrada[76]}]
168:
169: set_property PACKAGE_PIN Y86 [get_ports {entrada[77]}]
170:
171: set_property PACKAGE_PIN Y87 [get_ports {entrada[78]}]
172:
173: set_property PACKAGE_PIN Y88 [get_ports {entrada[79]}]
174:
175: set_property PACKAGE_PIN Y89 [get_ports {entrada[80]}]
176:
177: set_property PACKAGE_PIN Y90 [get_ports {entrada[81]}]
178:
179: set_property PACKAGE_PIN Y91 [get_ports {entrada[82]}]
180:
181: set_property PACKAGE_PIN Y92 [get_ports {entrada[83]}]
182:
183: set_property PACKAGE_PIN Y93 [get_ports {entrada[84]}]
184:
185: set_property PACKAGE_PIN Y94 [get_ports {entrada[85]}]
186:
187: set_property PACKAGE_PIN Y95 [get_ports {entrada[86]}]
188:
189: set_property PACKAGE_PIN Y96 [get_ports {entrada[87]}]
190:
191: set_property PACKAGE_PIN Y97 [get_ports {entrada[88]}]
192:
193: set_property PACKAGE_PIN Y98 [get_ports {entrada[89]}]
194:
195: set_property PACKAGE_PIN Y99 [get_ports {entrada[90]}]
196:
197: set_property PACKAGE_PIN Y100 [get_ports {entrada[91]}]
198:
199: set_property PACKAGE_PIN Y101 [get_ports {entrada[92]}]
200:
201: set_property PACKAGE_PIN Y102 [get_ports {entrada[93]}]
202:
203: set_property PACKAGE_PIN Y103 [get_ports {entrada[94]}]
204:
205: set_property PACKAGE_PIN Y104 [get_ports {entrada[95]}]
206:
207: set_property PACKAGE_PIN Y105 [get_ports {entrada[96]}]
208:
209: set_property PACKAGE_PIN Y106 [get_ports {entrada[97]}]
210:
211: set_property PACKAGE_PIN Y107 [get_ports {entrada[98]}]
212:
213: set_property PACKAGE_PIN Y108 [get_ports {entrada[99]}]
214:
215: set_property PACKAGE_PIN Y109 [get_ports {entrada[100]}]
216:
217: set_property PACKAGE_PIN Y110 [get_ports {entrada[101]}]
218:
219: set_property PACKAGE_PIN Y111 [get_ports {entrada[102]}]
220:
221: set_property PACKAGE_PIN Y112 [get_ports {entrada[103]}]
222:
223: set_property PACKAGE_PIN Y113 [get_ports {entrada[104]}]
224:
225: set_property PACKAGE_PIN Y114 [get_ports {entrada[105]}]
226:
227: set_property PACKAGE_PIN Y115 [get_ports {entrada[106]}]
228:
229: set_property PACKAGE_PIN Y116 [get_ports {entrada[107]}]
230:
231: set_property PACKAGE_PIN Y117 [get_ports {entrada[108]}]
232:
233: set_property PACKAGE_PIN Y118 [get_ports {entrada[109]}]
234:
235: set_property PACKAGE_PIN Y119 [get_ports {entrada[110]}]
236:
237: set_property PACKAGE_PIN Y120 [get_ports {entrada[111]}]
238:
239: set_property PACKAGE_PIN Y121 [get_ports {entrada[112]}]
240:
241: set_property PACKAGE_PIN Y122 [get_ports {entrada[113]}]
242:
243: set_property PACKAGE_PIN Y123 [get_ports {entrada[114]}]
244:
245: set_property PACKAGE_PIN Y124 [get_ports {entrada[115]}]
246:
247: set_property PACKAGE_PIN Y125 [get_ports {entrada[116]}]
248:
249: set_property PACKAGE_PIN Y126 [get_ports {entrada[117]}]
250:
251: set_property PACKAGE_PIN Y127 [get_ports {entrada[118]}]
252:
253: set_property PACKAGE_PIN Y128 [get_ports {entrada[119]}]
254:
255: set_property PACKAGE_PIN Y129 [get_ports {entrada[120]}]
256:
257: set_property PACKAGE_PIN Y130 [get_ports {entrada[121]}]
258:
259: set_property PACKAGE_PIN Y131 [get_ports {entrada[122]}]
260:
261: set_property PACKAGE_PIN Y132 [get_ports {entrada[123]}]
262:
263: set_property PACKAGE_PIN Y133 [get_ports {entrada[124]}]
264:
265: set_property PACKAGE_PIN Y134 [get_ports {entrada[125]}]
266:
267: set_property PACKAGE_PIN Y135 [get_ports {entrada[126]}]
268:
269: set_property PACKAGE_PIN Y136 [get_ports {entrada[127]}]
270:
271: set_property PACKAGE_PIN Y137 [get_ports {entrada[128]}]
272:
273: set_property PACKAGE_PIN Y138 [get_ports {entrada[129]}]
274:
275: set_property PACKAGE_PIN Y139 [get_ports {entrada[130]}]
276:
277: set_property PACKAGE_PIN Y140 [get_ports {entrada[131]}]
278:
279: set_property PACKAGE_PIN Y141 [get_ports {entrada[132]}]
280:
281: set_property PACKAGE_PIN Y142 [get_ports {entrada[133]}]
282:
283: set_property PACKAGE_PIN Y143 [get_ports {entrada[134]}]
284:
285: set_property PACKAGE_PIN Y144 [get_ports {entrada[135]}]
286:
287: set_property PACKAGE_PIN Y145 [get_ports {entrada[136]}]
288:
289: set_property PACKAGE_PIN Y146 [get_ports {entrada[137]}]
290:
291: set_property PACKAGE_PIN Y147 [get_ports {entrada[138]}]
292:
293: set_property PACKAGE_PIN Y148 [get_ports {entrada[139]}]
294:
295: set_property PACKAGE_PIN Y149 [get_ports {entrada[140]}]
296:
297: set_property PACKAGE_PIN Y150 [get_ports {entrada[141]}]
298:
299: set_property PACKAGE_PIN Y151 [get_ports {entrada[142]}]
300:
301: set_property PACKAGE_PIN Y152 [get_ports {entrada[143]}]
302:
303: set_property PACKAGE_PIN Y153 [get_ports {entrada[144]}]
304:
305: set_property PACKAGE_PIN Y154 [get_ports {entrada[145]}]
306:
307: set_property PACKAGE_PIN Y155 [get_ports {entrada[146]}]
308:
309: set_property PACKAGE_PIN Y156 [get_ports {entrada[147]}]
310:
311: set_property PACKAGE_PIN Y157 [get_ports {entrada[148]}]
312:
313: set_property PACKAGE_PIN Y158 [get_ports {entrada[149]}]
314:
315: set_property PACKAGE_PIN Y159 [get_ports {entrada[150]}]
316:
317: set_property PACKAGE_PIN Y160 [get_ports {entrada[151]}]
318:
319: set_property PACKAGE_PIN Y161 [get_ports {entrada[152]}]
320:
321: set_property PACKAGE_PIN Y162 [get_ports {entrada[153]}]
322:
323: set_property PACKAGE_PIN Y163 [get_ports {entrada[154]}]
324:
325: set_property PACKAGE_PIN Y164 [get_ports {entrada[155]}]
326:
327: set_property PACKAGE_PIN Y165 [get_ports {entrada[156]}]
328:
329: set_property PACKAGE_PIN Y166 [get_ports {entrada[157]}]
330:
331: set_property PACKAGE_PIN Y167 [get_ports {entrada[158]}]
332:
333: set_property PACKAGE_PIN Y168 [get_ports {entrada[159]}]
334:
335: set_property PACKAGE_PIN Y169 [get_ports {entrada[160]}]
336:
337: set_property PACKAGE_PIN Y170 [get_ports {entrada[161]}]
338:
339: set_property PACKAGE_PIN Y171 [get_ports {entrada[162]}]
340:
341: set_property PACKAGE_PIN Y172 [get_ports {entrada[163]}]
342:
343: set_property PACKAGE_PIN Y173 [get_ports {entrada[164]}]
344:
345: set_property PACKAGE_PIN Y174 [get_ports {entrada[165]}]
346:
347: set_property PACKAGE_PIN Y175 [get_ports {entrada[166]}]
348:
349: set_property PACKAGE_PIN Y176 [get_ports {entrada[167]}]
350:
351: set_property PACKAGE_PIN Y177 [get_ports {entrada[168]}]
352:
353: set_property PACKAGE_PIN Y178 [get_ports {entrada[169]}]
354:
355: set_property PACKAGE_PIN Y179 [get_ports {entrada[170]}]
356:
357: set_property PACKAGE_PIN Y180 [get_ports {entrada[171]}]
358:
359: set_property PACKAGE_PIN Y181 [get_ports {entrada[172]}]
360:
361: set_property PACKAGE_PIN Y182 [get_ports {entrada[173]}]
362:
363: set_property PACKAGE_PIN Y183 [get_ports {entrada[174]}]
364:
365: set_property PACKAGE_PIN Y184 [get_ports {entrada[175]}]
366:
367: set_property PACKAGE_PIN Y185 [get_ports {entrada[176]}]
368:
369: set_property PACKAGE_PIN Y186 [get_ports {entrada[177]}]
369:

```

Figura 7 - Parte do código das constraints do circuito

Clicando duas vezes no arquivo do simulation source, o seu código-fonte será aberto. Mais detalhes sobre seu funcionamento podem ser vistos por meio dos comentários (linhas acinzentadas):

```

1: library IEEE;
2: use IEEE.STD_LOGIC_1164.ALL;
3:
4: entity tb_NREI is
5: end entity;
6:
7: architecture Behavioral of tb_NREI is
8:
9:     -- o PERIODO_CLOCK a 100ns garante uma frequência de 10MHz
10:    constant PERIODO_CLOCK: time := 100 ns;
11:    constant PERIODO_BIT: time := 200 ns; -- cada bit dura 200ns
12:    constant N_BITS: integer := 16; -- número de bits a serem transmitidos
13:
14:    signal clock: std_logic := '0'; -- sinal de clock inicializado em '0'
15:    signal entrada: std_logic_vector(0 to N_BITS-1) := "1011001110001111"; -- dados a serem transmitidos
16:    signal saida_testbench: std_logic; -- sinal de saída para visualização no testbench
17:
18:    begin
19:
20:        -- definição do clock
21:        clock <= not clock after PERIODO_CLOCK / 2;
22:
23:        -- mapeamento dos generics e ports do UUT (Unit Under Test)
24:        UUT: entity work.NREI_Source
25:            generic map (
26:                CICLOS_FOR_BIT => PERIODO_BIT / PERIODO_CLOCK,
27:                N_BITS => N_BITS
28:            )
29:
30:        port map (
31:            clock => clock,
32:            entrada => entrada,
33:            saida_testbench => saida_testbench
34:        );
35:    end Behavioral;

```

Figura 8 - Código-fonte do simulation Source do circuito

4) SIMULAÇÃO

Para realizar a simulação via testbench do Vivado, alguns ajustes podem ser necessários. Caso queira modificar o período de cada ciclo de clock, o período de cada bit (ambos em nanossegundos) ou o conjunto de bits de dados que serão transmitidos (sempre 16 bits), modifique as variáveis das linhas 10, 11 e 15 respectivamente, no arquivo do simulation source:

```

7: architecture Behavioral of tb_NREI is
8:
9:     -- o PERIODO_CLOCK a 100ns garante uma frequência de 10MHz
10:    constant PERIODO_CLOCK: time := 100 ns;
11:    constant PERIODO_BIT: time := 200 ns; -- cada bit dura 200ns
12:    constant N_BITS: integer := 16; -- número de bits a serem transmitidos
13:
14:    signal clock: std_logic := '0'; -- sinal de clock inicializado em '0'
15:    signal entrada: std_logic_vector(0 to N_BITS-1) := "1011001110001111"; -- dados a serem transmitidos
16:    signal saida_testbench: std_logic; -- sinal de saída para visualização no testbench
17:

```

Figura 9 - Ajuste de parâmetros no simulation source

No menu Flow Navigator, Clique em Run Simulation → Run Behavioral Simulation:




Figura 10 - Execução da simulação via testbench

Após isso, será aberta a tela do simulador. Para facilitar a visualização do pulso, seguindo a imagem abaixo, resete a simulação clicando em Restart (azul), mude a duração dela para 100 us (verde), inicie clicando em “Run for” (vermelho) e clique em Zoom Fit (roxo). Em seguida, clique em “Zoom In” (amarelo) o quanto for necessário, para se aproximar mais do pulso.




Figura 11 – Tela Waveform da simulação

Com a visualização ajustada, espera-se que o pulso tenha um formato análogo ao demonstrado abaixo:




Figura 12 - Pulso da modulação no Waveform ajustado

Observa-se o pulso de saída (indicação vermelha), transmitindo do Bit mais significativo ao menos significativo e o conjunto de bits de entrada (setas laranjas). OBS: a string “b38f” do exemplo também pode ser lida como “1011001110001111”. A execução inicia assim que o clock atinge a borda de subida.

Nessa implementação, o sinal aguarda o período de um bit e em seguida inicia a transmissão dos dados modulados.

Com base no resultado obtido, vê-se que o pulso se comporta conforme a lógica prevista na modulação NRZ-I. Sempre que o bit da vez é “1”, o nível do pulso é invertido. Quando “0”, se mantém.

Nessa implementação e exemplo especificamente, partindo do princípio de que o nível do sinal se inicia em “0”, a string de dados “1011001110001111” gera o pulso da imagem, que poderia ser interpretado em binário como a repetição constante da sequência “11011101 00001010”.