

FACULDADE ENGENHEIRO SALVADOR ARENA

MODULADOR NRZ-I

Tutorial de visualização no Osciloscópio (PMOD)

1) PRÉ-REQUISITOS

Antes de iniciar o procedimento de gravação na placa FPGA, e verificar o comportamento da modulação por meio dos switches e da saída PMOD no osciloscópio do circuito, os seguintes itens são necessários:

- Software Vivado 2025.2 instalado
- Software Waveforms (Digilent) instalado
- Projeto base do modulador NRZ-I baixado do repositório no GitHub, conforme orientado no arquivo “tutorial_simulacao.pdf”.
- Arquivos de design source e constraints do modulador NRZ-I, para simulação com osciloscópio (disponíveis no repositório)
- Placa FPGA Basys3 xc7a35tcpg236-1
- Cabo USB mini (Não é o tipo C)
- KIT Analog Discovery 3 – Pro Bundle

Com o projeto do Vivado aberto, localize o arquivo do Design Source e substitua o conteúdo com o código do arquivo que está na pasta “src” do diretório “extras/pmod_osciloscopio” no repositório. Espera-se que ao final o arquivo fique como na imagem abaixo:

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.NUMERIC_STD.ALL;
4
5 entity NRZI_Source is
6     generic (
7         CICLOS_POR_BIT : integer := 2000; -- ciclos de clock por bit
8         N_BITS         : integer := 16 -- número de bits a serem transmitidos
9     );
10    port (
11        clock      : in std_logic; -- sinal de clock
12        entrada     : in std_logic_vector(0 to N_BITS-1); -- vetor que armazena os dados de entrada
13        saida_analog : out std_logic
14    );
15 end entity;
16
17 architecture Behavioral of NRZI_Source is
18     -- sinal que indica o índice do bit atual sendo transmitido
19     signal bit_index : integer range 0 to N_BITS := 0;
20
21     -- contador que controla a duração de cada bit em ciclos de clock
22     signal contador_clock : integer range 0 to CICLOS_POR_BIT := CICLOS_POR_BIT - 1;
23
24     -- sinal que representa o nível do sinal NRZI em um dado momento
25     signal nivel : std_logic := '0';
26
27     -- registrador interno para armazenar o estado dos LEDs, refletindo o sinal NRZI
28     signal leds_reg : std_logic_vector(0 to N_BITS-1) := (others => '0');
29
30 begin
31
32     process(clock)
33     begin
34         if rising_edge(clock) then -- apenas se estiver na borda de subida do clock...
35
36             if bit_index < N_BITS then -- caso ainda haja bits para transmitir...
37
38                 if contador_clock < CICLOS_POR_BIT - 1 then -- se o período do bit ainda não terminou...
39                     contador_clock <= contador_clock + 1;
40                 else
41                     -- Transiciona o sinal se o bit de entrada é '1'
42                     if entrada(bit_index) = '1' then
43                         nivel <= not nivel;
44                     end if;
45
46                     -- atualiza a saída analógica e reinicia o contador para o próximo bit
47                     saida_analog <= nivel;
48                     contador_clock <= 0;
49                     bit_index <= bit_index + 1;
50                 end if;
51
52             else -- se a sequência de bits já foi transmitida, reinicia tudo para o próximo ciclo de transmissão.
53                 bit_index <= 0;
54                 saida_analog <= '0';
55                 contador_clock <= CICLOS_POR_BIT - 1;
56                 nivel <= '0';
57             end if;
58
59         end if;
60     end process;
61
62 end Behavioral;
```

Figura 1 - Design Source para saída via Osciloscópio

Em seguida, localize o arquivo de Constraints e substitua o conteúdo com o código do arquivo que está na pasta “constraints” do diretório

“extras/pmod_osciloscópio” no repositório. Espera-se que ao final o arquivo fique como na imagem abaixo:

```
1 // =====
2 // Switches
3 // index 0 (mais à esquerda) = bit mais significativo
4 // index 15 (mais à direita) = bit menos significativo
5 // =====
6
7 set_property PACKAGE_PIN R2 [get_ports {entrada[0]}]
8 set_property IOSTANDARD LVCMOS33 [get_ports {entrada[0]}]
9
10 set_property PACKAGE_PIN T1 [get_ports {entrada[1]}]
11 set_property IOSTANDARD LVCMOS33 [get_ports {entrada[1]}]
12
13 set_property PACKAGE_PIN U1 [get_ports {entrada[2]}]
14 set_property IOSTANDARD LVCMOS33 [get_ports {entrada[2]}]
15
16 set_property PACKAGE_PIN W2 [get_ports {entrada[3]}]
17 set_property IOSTANDARD LVCMOS33 [get_ports {entrada[3]}]
18
19 set_property PACKAGE_PIN R3 [get_ports {entrada[4]}]
20 set_property IOSTANDARD LVCMOS33 [get_ports {entrada[4]}]
21
22 set_property PACKAGE_PIN T2 [get_ports {entrada[5]}]
23 set_property IOSTANDARD LVCMOS33 [get_ports {entrada[5]}]
24
25 set_property PACKAGE_PIN T3 [get_ports {entrada[6]}]
26 set_property IOSTANDARD LVCMOS33 [get_ports {entrada[6]}]
27
28 set_property PACKAGE_PIN V2 [get_ports {entrada[7]}]
29 set_property IOSTANDARD LVCMOS33 [get_ports {entrada[7]}]
30
31
32 set_property PACKAGE_PIN W13 [get_ports {entrada[8]}]
33 set_property IOSTANDARD LVCMOS33 [get_ports {entrada[8]}]
34
35 set_property PACKAGE_PIN W14 [get_ports {entrada[9]}]
36 set_property IOSTANDARD LVCMOS33 [get_ports {entrada[9]}]
37
38 set_property PACKAGE_PIN V15 [get_ports {entrada[10]}]
39 set_property IOSTANDARD LVCMOS33 [get_ports {entrada[10]}]
40
41 set_property PACKAGE_PIN W15 [get_ports {entrada[11]}]
42 set_property IOSTANDARD LVCMOS33 [get_ports {entrada[11]}]
43
44 set_property PACKAGE_PIN W17 [get_ports {entrada[12]}]
45 set_property IOSTANDARD LVCMOS33 [get_ports {entrada[12]}]
46
47 set_property PACKAGE_PIN W16 [get_ports {entrada[13]}]
48 set_property IOSTANDARD LVCMOS33 [get_ports {entrada[13]}]
49
50 set_property PACKAGE_PIN V16 [get_ports {entrada[14]}]
51 set_property IOSTANDARD LVCMOS33 [get_ports {entrada[14]}]
52
53 set_property PACKAGE_PIN V17 [get_ports {entrada[15]}]
54 set_property IOSTANDARD LVCMOS33 [get_ports {entrada[15]}]
55
56 // =====
57 // Clock
58 // Não é necessário usar um switch para controlá-lo.
59 // Aqui só define o período de 100ns (frequência de 10MHz) para o clock.
60 // =====
61
62 set_property PACKAGE_PIN W5 [get_ports {clock}]
63 set_property IOSTANDARD LVCMOS33 [get_ports {clock}]
64 create_clock -period 100.000 -name sys_clk [get_ports {clock}]
65
66
67 // =====
68 // Saída Osciloscópio (porta "saída_analog")
69 // Indica que o sinal sairá no pino analógico "J1"
70 // =====
71
72 set_property PACKAGE_PIN J1 [get_ports {saída_analog}]
73 set_property IOSTANDARD LVCMOS33 [get_ports {saída_analog}]
```

Figura 2 - Constraints para simulação com Osciloscópio

Em suma, estes novos arquivos substituem a saída de LEDs programada no projeto base pela saída na porta PMOD, conectada ao osciloscópio. A lógica de entrada utilizando o conjunto de switches permanece inalterada.

Na sequência, serão apresentados os procedimentos de síntese, implementação e geração de bitstream, preparando o código para realizar a gravação no circuito.

2) SÍNTESE

No menu lateral, localize o menu SYNTHESIS, clique em “Run Synthesis” e depois em OK. Aguarde o processo até que apareça uma nova janela para seguir com a etapa de implementação:




Figura 3 - Execução da síntese

3) IMPLEMENTAÇÃO

Após a conclusão do Synthesis, será aberta uma janela para iniciar a implementação. Clique em “OK”, selecionando a opção “Run Implementation” e depois “OK” novamente. Por fim, aguarde até que apareça uma nova janela para iniciar a etapa de geração do Bitstream:




Figura 4 - Execução da implementação

4) GERAÇÃO DO BITSTREAM

Quando a implementação for concluída, será aberta uma nova janela. Selecione a opção “Generate Bitstream”, clique em “OK” e depois “OK” novamente. Ao final, feche a janela que será aberta.




Figura 5 - Geração do bitstream

5) CONEXÕES DA PLACA

Antes de passar o código compilado ao circuito, é necessário conectar a placa ao computador e ao osciloscópio.

Começando pelo setup do osciloscópio, abra o Kit Analog Discovery e procure pelos seguintes itens, citados no manual de referência:

- Item 1 - Cabo USB;
- Item 2 - Módulo do Osciloscópio;
- Item 3 - Conjunto de cabos MTE;
- Item 4 - Pinos de conexão macho;



Figura 6 - Kit do Osciloscópio

Conecte o conjunto de cabos MTE na respectiva entrada do módulo do osciloscópio. Atente-se à marca de referência presente no cabo e na entrada, para que o encaixe seja feito corretamente:



Figura 7 - Entrada dos cabos MTE

Localize os fios dos cabos MTE que denotam os valores “-1” e “+1”, o GND e o VCC, respectivamente, conforme a imagem abaixo. Nestes fios, conecte os pinos macho.




Figura 8 - fios do cabo MTE para conexão dos pinos

Seguindo o esquema da imagem abaixo, é necessário conectar os pinos dos cabos “-1” e “+1” do osciloscópio na interface analógica do item 2:




Figura 9 - Esquema da placa FPGA

Olhando para esta interface, posicionando a placa “deitada” com a parte da frente para cima, a visão encontrada será a exibida na imagem abaixo, um conjunto de 2x6 conectores analógicos. Conecte o cabo “-1” em um dos quadrados azuis (GND) e o cabo “+1” no quadrado do canto superior direito (Pin 1):




Figura 10 - interface analógica para uso do osciloscópio

Por fim, conecte o cabo usb no computador e na entrada USB do osciloscópio, indicada pela imagem abaixo:



Figura 11 - Entrada USB do osciloscópio

Por fim, utilizando como guia o mesmo esquema da figura 9, conecte o cabo USB da placa FPGA na entrada “13” e no computador. Em seguida, ative o power switch “15” para que o circuito ligue.

Para saber se o dispositivo inicializou corretamente, verifique se o display de 4 dígitos está aceso e realizando uma contagem sequencial, de “0000” a “9999”, conforme a imagem abaixo:




Figura 12 - Estado inicial da placa FPGA

6) PROGRAMAÇÃO

No menu Flow Navigator, acesse “PROGRAM AND DEBUG” > “Open Hardware Manager”, clique no item “Open Target” > “Auto Connect”:




Figura 13 - Programação da placa FPGA

Em seguida, na parte superior da tela, clique no item “Program Device” e depois em “OK”. Com isso, o código VHDL será passado à placa, que já irá operar de acordo com a lógica do modulador. Para ter certeza de que o código já foi gravado, verifique se o display de dígitos numéricos do FPGA ficou levemente apagado, parando de contar.

7) MAPEAMENTO DE USO DA PLACA

Conforme denotado no esquema da figura 9, a placa utilizada possui um conjunto de 16 Switches (a fileira horizontal de “blocos pretos” na parte inferior).

A entrada de dados é definida por meio destes switches, sendo os bits mais significativos à esquerda e os menos significativos à direita. O bit 1 é representado por um switch para cima. O bit 0 é representado por um switch para baixo.

A saída do sinal modulado no osciloscópio será visualizada por meio do software Waveforms, cuja operação será demonstrada a seguir.

8) COMO TESTAR

Para realizar os testes, os switches da placa deverão ser manipulados para representar uma sequência de 16 bits, cuja respectiva saída modulada será visualizada no software Waveforms. Para um exemplo inicial, configure os switches para representar a sequência “1011001110001111” (bit 1 = switch para cima; bit 0 = switch para baixo).

Feito isso, é necessário abrir e configurar o Waveforms para capturar os dados do osciloscópio. No menu iniciar do Windows, digite “Waveforms” e o execute. Será aberta uma janela como a da imagem abaixo:




Figura 14 - Tela inicial do Waveforms

Clique no botão “Scope” e aguarde o carregamento da seguinte tela:




Figura 15 - Menu Scope do Waveforms

Conforme indicado na imagem abaixo, na área superior da tela, clique no botão “Run”. No menu da lateral direita, desmarque o “Channel 2”. Na caixa do “Channel 1”, deixe o campo “Range” com o valor “2 V/div”. Depois de aguardar alguns segundos, clique no botão Stop. Ao final, espera-se que o sinal exibido na tela tenha o seguinte formato de onda quadrada:




Figura 16 - Waveforms configurado e exibindo o sinal

Para melhor visualizar o sinal, utilize o mouse e a tecla ALT conforme explicado abaixo:

- ALT + scroll do mouse para cima: “caminha” para o fim do sinal.
- ALT + scroll do mouse para baixo: “caminha” para o início do sinal.
- Apenas o scroll do mouse: aproxima ou afasta o sinal.

Aproximando um pouco mais o sinal, espera-se que ele tenha o seguinte formato:




Figura 17 - Pulso aproximado

Para avaliar o comportamento da modulação NRZ-I, modifique a configuração dos switches e observe como o formato da onda é afetado no waveforms.