

实验一 基于 FPGA 的计数器设计

1. 实验目的：
- (1) 掌握 Quartus II 软件的设计流程；
 - (2) 学习原理图设计方法和波形仿真方法。
2. 实验任务：采用原理图法设计一个十进制计数器，完成时序仿真。
3. 实验步骤：
- (1) 新建工程

双击 Quartus II 13.1 (64-Bit) 图标，打开软件，选择 File→New Project Wizard, 如图 1-1 所示，单击 Next，进入图 1-2 所示对话框，完成工程存储文件夹建立、工程名、顶层实体名的设置。（注：可通过单击…浏览按钮新建存储文件夹，文件夹存放路径中不能有中文名称，文件取名最好具有可读性。）本例存储在 C 盘 cnt10 文件夹中，文件名和顶层实体名均为 cnt10。




图 1-1 新建工程向导




图 1-2 新建文件夹/工程名/顶层实体

单击 Next，进入文件添加窗口，本例还没有设计文件，直接单击 Next 进入下一步设置，如图 1-3 所示，进行器件型号选择，本例采用 EP3C16Q240C8，（建议先在 Family 中选择 CycloneIII 系列，然后在右侧过滤选项中选择 Pin count 240 缩小选择范围）。单击 Next 进入下一步，设置设计/仿真/时序分析工具，本例不需要，直接单击 Next，进入下一步。观察设置细节，单击 Finish 完成设计。




图 1-3 器件型号选择




图 1-4 完成工程设置

(2) 新建设计文件

选择 File→New，打开如图 1-5 所示对话框，选择 Block Diagram 原理图设计文件，打开原理图设计文件。双击空白处，打开 symbol 对话框，选择 74390，单击 OK 后，拖动鼠标可放置于图纸任意空白处。进一步添加输入端 input、输出端 output 和 GND，添加完成后如图 1-7 所示。




图 1-5 新建原理图文件




图 1-6 选择 74390




图 1-7 所需元器件放置完毕

将鼠标放置于器件端口处，鼠标即会变为“+”字型，此时可拖动鼠标进行连线。

常见连线错误如下：




图 1-8 连线错误示例

双击输入/输出端口，可重新命名端口名，将输入端口命名为 **clk**，输出端口命名为 **q[3..0]**。此时输出端口为总线模式，可同时观察 4 个输出。特别注意：**QA、QB、QC、QD** 4 个输出端需要命名为 **q[0]、q[1]、q[2]、q[3]**，与总线输出 **q[3..0]** 对应。





图 1-9 cnt10 完整电路

电路连接完成后，将设计文件保存在与工程同一文件夹内，文件名为 **cnt10**，后缀名为 **.bdf**。

(3) 编译设计文件：

单击 Processing→Start Compilation，或使用菜单栏  快捷按钮进行编译。编译完成后，界面下方消息窗口可查看编译结果，包括警告、错误信息等。




图 1-10 编译结果

(4) 新建波形仿真文件：

选择 File→New→University Program VWF 新建波形仿真文件（图 1-11），软件弹出空白波形编辑窗口，如图 1-12，鼠标左键双击空白波形编辑窗口左侧节点栏（Name 栏），弹出插入节点对话框（图 1-13），单击 Node Finder，弹出 Node Finder 对话框，确认过滤栏 Filter 中 Pins: all，单击 List 按钮，在左侧 Node Found 栏会显示出所有设计中已有的节点，选择需要观察的节点放入 Selected Nodes 栏，单击 OK，如图 1-14 所示。




图 1-11 新建波形文件




图 1-12 空白波形编辑窗口




图 1-13 插入节点对话框





图 1-14 选择需要观察的节点

通过 Edit→Set End Time 设置仿真时间，本例选择 1us，如图 1-15。在波形仿真窗口的上方有参数设置快捷按钮（图 1-16）。选中时钟信号 clk，单击  按钮设置时钟信号，弹出图 1-17 时钟设置对话框，本例设置周期为 20ns 的方波信号作为时钟信号，设置完成后的波形如图 1-18 所示。




图 1-15 设置仿真时间



图 1-16 波形参数设置快捷键




图 1-17 设置时钟信号




图 1-18 波形仿真文件

保存波形文件于同一文件夹、同一工程下，文件名 cnt10.vwf。

(5) 波形仿真：

在波形文件显示窗口下，点击菜单栏 **Simulation**→**Run Functional Simulation**，启动波形仿真，波形仿真结果如图 1-20。clk 下降沿时进行加法计数，计数结果为 0000-1001，即 0-9。




图 1-19 cnt10 仿真波形

注意 1：在输出端 q 的 value 区域单击鼠标右键，选择 **properties** 弹出如图 1-20 对话框，可选择输出信号显示方式，本例将输出 q 的显示改为 **Hexademical**（十进制）。




图 1-20 更改信号显示形式

注意 2：生成的波形仿真报告存放在本例文件夹 c:/cnt10/simulation/qsim/cnt10.sim.vwf，可随时调出。

4. 作业：利用 74390 设计一个模 6 计数器，要求从 000 计数至 101，绘制原理图，仿真波形。**注意：**由于 74390 为异步清零，清零信号持续时间很短，复位不可靠，电路可能出现计数异常现象，所以需要设计电路将复位信号持续时间延长。提示：可采用 D 触发器设计复位信号延时电路。

5. 实验结果（实验结果，如：波形结果、硬件平台结果；实验过程中的重点、难点、遇到的问题及解决方法等）异步清零的计数